[논문 리뷰] Quantum circuits of CNOT gates

Marc Bataille|arXiv (Cornell University)|2020. 09. 24.

Quantum Computing Algorithms and Architecture참고 문헌 30인용 수 4

한 줄 요약

이 논문은 이진 체 위의 일반선형군의 구조를 활용하여 CNOT 게이트로만 구성된 양자 회로를 최적화하기 위한 대수적 방법을 개발한다. 이는 다항 시간 히우리스틱 감소와 특수 케이스에서의 정확한 최적화를 가능하게 하며, |W₄⟩과 같은 얽힌 상태를 효율적으로 생성할 수 있음을 보여준다. 이를 통해 NISQ 시대의 양자 계산에서 양자 회로 단순화 및 얽힘 자원 생성을 위한 실용적인 도구를 제공한다.

ABSTRACT

We study in detail the algebraic structures underlying quantum circuits generated by CNOT gates. Our results allow us to propose polynomial-time heuristics to reduce the number of gates used in a given CNOT circuit and we also give algorithms to optimize this type of circuits in some particular cases. Finally we show how to create some usefull entangled states when a CNOT circuit acts on a fully factorized state.

연구 동기 및 목표

• CNOT 게이트로만 구성된 양자 회로의 대수적 구조를 이해하기 위해.
• 임의의 회로에서 CNOT 게이트 수를 줄이는 효율적인 최적화 기법을 개발하기 위해.
• CNOT로 생성된 유니터리 행렬의 특정 부분군에서 최적화 문제를 식별하고 해결하기 위해.
• CNOT 회로가 |W₄⟩와 같은 유용한 얽힌 양자 상태를 생성하는 데 어떻게 기여하는지 탐색하기 위해.
• CNOT과 같은 오류에 민감한 이중 큐비트 게이트를 최소화하여 고장 내성 양자 계산을 지원하기 위해.

제안 방법

• 논문은 CNOT 회로를 이진 체 위의 GLₙ(𝔽₂) 군의 원소로 모델링하여, 회로 연산과 이진 체 위의 행렬 변환 사이의 직접적인 대수적 동형을 수립한다.
• 회로 단순화 문제를 𝔽₂ 위에서 다항식 방정식의 체계를 푸는 것으로 모델링하며, |W₄⟩와의 SLOCC 비동치성을 탐지하기 위해 B, L, M, Dₓᵧ, Pᴰ¹, Pᴰ², P_F, P_L, P_C² 등의 불변량을 사용한다.
• 일반적인 CNOT 회로 단순화를 위한 다항 시간 히우리스틱 최적화 방법을 제안하며, 이는 이론적 Gauss-Jordan 소거법을 𝔽₂에서 응용하여 다항 시간 내의 단순화를 가능하게 한다.
• 특수 케이스에서는 특정 얽힌 상태에 대한 CNOT 작용 하에서의 궤도 구조를 분석함으로써 정확한 알고리즘을 구축한다.
• 기호 계산(Maple 스크립트)을 사용하여 편미분 방정식계를 0으로 설정했을 때의 해가 존재하는지 여부를 테스트함으로써 |W₄⟩와의 비동치성을 검증한다.
• IBM의 ibmq_rome 장치에서의 실제 오류율을 사용하여 방법을 검증하였으며, 현재 하드웨어에서 CNOT 게이트가 주요 오류 원인임을 입증하였다.

실험 결과

연구 질문

• RQ1 𝔽₂ 위에서의 선형대수학을 활용하여 CNOT 회로의 대수적 구조를 어떻게 특성화할 수 있는가?
• RQ2 임의의 회로에서 CNOT 게이트 수를 최소화하기 위한 다항 시간 히우리스틱을 개발할 수 있는가?
• RQ3 CNOT로 생성된 유니터리 행렬의 특정 부분군에 대해 정확한 최적화 알고리즘이 존재하는가?
• RQ4 CNOT 회로를 체계적으로 사용하여 |W₄⟩와 같은 알려진 얽힌 상태를 생성할 수 있는가?
• RQ5 네 큐비트 초과 시스템에서 어떤 조건이 양자 상태의 일반적인 얽힘을 결정하는가?

주요 결과

• CNOT 회로는 GLₙ(𝔽₂)의 원소와 동형이므로, 선형대수 기법을 활용한 회로 단순화가 가능하다.
• Gauss-Jordan 소거법을 𝔽₂에서 응용한 다항 시간 히우리스틱은 일반적인 경우에 CNOT 회로를 효율적으로 단순화한다.
• 특정 부분군에 대해 정확한 최적화 알고리즘을 개발하여, 구조화된 경우 최소 게이트 수를 달성할 수 있다.
• 주어진 상태가 |W₄⟩와 SLOCC로 동치가 아니라는 것을, 그 초결정식에서 유도된 방정식계가 비자명한 해를 가지지 않는 것으로 보여줌으로써 증명한다.
• 기호 계산을 통해 상태가 |W₄⟩와 동치가 아니라는 것을 성공적으로 검증하였으며, 이는 몇 시간이 소요되는 실행 시간을 가진다.
• CNOT 회로가 3- 및 4-큐비트 시스템에서 특히 강력하고 실용적인 도구로, 얽힌 상태 생성에 효과적임을 입증한다.