[논문 리뷰] Quantum Instruction Set Design for Performance

Cupjin Huang, Tenghui Wang외 11명|arXiv (Cornell University)|2021. 05. 13.

Quantum Computing Algorithms and Architecture인용 수 26

한 줄 요약

이 논문은 제곱근 iSWAP인 SQiSW를 고충실도 이중 큐비트 게이트로 도입하고, 플럭소니움 프로세서에서의 큐비트 명령 세트 설계 및 컴파일 효율성을 향상시킴을 보여주며, iFRB 벤치마킹에서 iSWAP 대비 오차율이 감소함을 검증한다.

ABSTRACT

A quantum instruction set is where quantum hardware and software meet. We develop new characterization and compilation techniques for non-Clifford gates to accurately evaluate different quantum instruction set designs. We specifically apply them to our fluxonium processor that supports mainstream instruction $\mathrm{iSWAP}$ by calibrating and characterizing its square root $\mathrm{SQiSW}$. We measure a gate fidelity of up to $99.72\%$ with an average of $99.31\%$ and realize Haar random two-qubit gates using $\mathrm{SQiSW}$ with an average fidelity of $96.38\%$. This is an average error reduction of $41\%$ for the former and a $50\%$ reduction for the latter compared to using $\mathrm{iSWAP}$ on the same processor. This shows designing the quantum instruction set consisting of $\mathrm{SQiSW}$ and single-qubit gates on such platforms leads to a performance boost at almost no cost.

연구 동기 및 목표

• 초전도 프로세서에서 CNOT 및 iSWAP를 넘어서는 이중 큐비트 게이트에 초점을 맞춰 주류 양자 명령 세트 설계를 재평가한다.
• 하아르 난수 게이트 세트를 사용한 비클리포드 게이트에 대한 새로운 특성화 및 벤치마킹 방법을 개발하고 적용한다.
• 플럭소니움 프로세서에서 SQiSW 게이트를 실험적으로 구현하고 보정하여 iSWAP와의 성능을 비교한다.
• 임의의 이중 큐비트 게이트에 대한 SQiSW의 컴파일 효율성을 증명하고 잠재적 오차 감소를 정량화한다.
• 하드웨어 네이티브 게이트 설계에서 비클리포드 게이트 평가를 위한 일반 벤치마킹 프레임워크(iFRB)를 제안한다.

제안 방법

• XY 상호작용 군에서 iSWAP의 행렬 제곱근으로 SQiSW 게이트를 정의한다.
• KAK 분해를 사용하여 이중 큐비트 게이트를 분류하고 어떤 경우에 두 개 또는 세 개의 SQiSW 게이트로 임의의 이중 큐비트 게이트를 구성할 수 있는지 결정한다.
• 임의의 이중 큐비트 게이트를 최소 SQiSW 사용으로 구성하는 명시적 컴파일 체계를 도출한다.
• 정전용 커플링과 g/2π ≈ 11.2 MHz를 갖는 플럭소니움 프로세서에서 SQiSW 및 iSWAP를 보정하고 구현하며, 게이트 시간은 각각 24.6 ns(SQiSW) 및 48.5 ns(iSWAP)이다.
• 비클리포드 게이트에 대해 간헐적 완전 난수 벤치마킹(iFRB)을 개발하고 이를 Haar-난수 SU(4) 게이트에서의 완전 난수 실행 벤치마킹(FRB)과 비교한다.
• PMW-3 펄스로 단일 큐비트 게이트를 특성화하여 높은 충실도를 달성하고, 이는 전체 이중 큐비트 벤치마킹 가능성을 가능하게 한다.

실험 결과

연구 질문

• RQ1 SQiSW가 초전도 플랫폼에서 이중 큐비트 게이트에 대해 iSWAP보다 낮은 에러와 더 나은 컴파일 효율을 제공할 수 있는가?
• RQ2 임의의 이중 큐비트 게이트에 대한 SQiSW의 정확한 컴파일 능력은 어떻게 되며 두 개의 SQiSW 게이트로 충분히 구성되는 경우는 얼마나 자주 발생하는가?
• RQ3 클리포드 RB가 적용될 수 없는 상황에서 비클리포드 게이트를 효과적으로 벤치마킹하려면 어떻게 해야 하는가?
• RQ4 플럭소니움에 SQiSW를 구현하면 Haar-난수 및 클리포드 유사 게이트 모음에서 측정 가능한 충실도 향상이 나타나는가?
• RQ5 SQiSW를 iSWAP로 교체할 때 Haar-난수 이중 큐비트 게이트 불충실도에 미치는 영향은 어느 정도인가?

주요 결과

Table 1: Haar/random gate compilation efficiency comparison	Table 2: Benchmarking fidelities for SQiSW and iSWAP
L_H	2.21	3	3
L_C	1.95	1.5	1.5
SQiSW	iFRB	99.31±0.50%	6.851×10^-3
FRB	FRB	96.38±0.98%	3.615×10^-2
iSWAP	iFRB	98.84±0.51%	11.63×10^-3
iRB	iRB	98.88±0.44%	11.15×10^-3
FRB	FRB	92.74±2.17%	7.265×10^-2

• SQiSW는 iFRB 벤치마크에서 평균 99.31%까지의 게이트 충실도를 달성하여 iSWAP보다 약 41% 향상된 성능을 보인다.
• SQiSW로 구현된 Haar-난수 이중 큐비트 게이트는 평균 96.38%의 충실도이며, iSWAP 대비 오차를 50% 감소시킨다.
• 두 개의 SQiSW 게이트를 사용해 이중 큐비트 게이트를 구현할 수 있으며, Haar 분포 아래 두 번만으로도 가능하게 하는 게이트 비율은 79%이다.
• SQiSW를 사용할 때 이중 큐비트 Haar-난수 게이트의 불충실도 감소가 약 63%(무작위 클리포드 게이트의 경우 약 35%)로 기대되며, SQiSW 오차가 iSWAP의 절반이라고 가정한다.
• 플라누시움 커패시티브 커플링 프로세서에서 실험적으로 시연되었으며, SQiSW 게이트 시간은 약 24.6 ns, iSWAP은 약 48.5 ns로 더 짧아 디코히런스에 의한 노출이 줄어든다.