[논문 리뷰] Ratatoskr: An open-source framework for in-depth power, performance and area analysis in 3D NoCs

Jan Moritz Joseph, Lennart Bamberg외 5명|arXiv (Cornell University)|2019. 12. 11.

Advanced Memory and Neural Computing참고 문헌 25인용 수 8

한 줄 요약

Ratatoskr는 이종적 3D 통합을 지원하는 3D 네트워크온칩(NoC) 아키텍처에서 전력, 성능, 면적(PPA) 분석을 위한 오픈소스이자 종합적인 프레임워크입니다. 단일 사용자 우아한 설정 인터페이스를 통해 2.4% 정확도로 동적 전력 추정을 실시하며, 최적화된 크로스바 설계를 통해 라우터에서 최대 32%의 전력 절감을 달성하고, 하드웨어 생성 및 다중 추상화 수준 보고서 기능을 통합하여 순차적 정확도 시뮬레이션을 가능하게 합니다.

ABSTRACT

We introduce ratatoskr, an open-source framework for in-depth power, performance and area (PPA) analysis in NoCs for 3D-integrated and heterogeneous System-on-Chips (SoCs). It covers all layers of abstraction by providing a NoC hardware implementation on RT level, a NoC simulator on cycle-accurate level and an application model on transaction level. By this comprehensive approach, ratatoskr can provide the following specific PPA analyses: Dynamic power of links can be measured within 2.4% accuracy of bit-level simulations while maintaining cycle-accurate simulation speed. Router power is determined from RT level synthesis combined with cycle-accurate simulations. The performance of the whole NoC can be measured both via cycle-accurate and RT level simulations. The performance of individual routers is obtained from RT level including gate-level verification. The NoC area is calculated from RT level. Despite these manifold features, ratatoskr offers easy two-step user interaction: First, a single point-of-entry that allows to set design parameters and second, PPA reports are generated automatically. For both the input and the output, different levels of abstraction can be chosen for high-level rapid network analysis or low-level improvement of architectural details. The synthesize NoC model reduces up to 32% total router power and 3% router area in comparison to a conventional standard router. As a forward-thinking and unique feature not found in other NoC PPA-measurement tools, ratatoskr supports heterogeneous 3D integration that is one of the most promising integration paradigms for upcoming SoCs. Thereby, ratatoskr lies the groundwork to design their communication architectures.

연구 동기 및 목표

• 3D NoC에서 정확한 PPA 분석을 위한 통합된 종합 도구의 부족을 해결하기 위해, 특히 이종적 3D 통합 회로를 대상으로 한다.
• 시뮬레이션 효율성을 유지하면서도 라이크 및 라우터 수준에서 정밀한 순차적 정확도 전력 추정을 가능하게 한다.
• 다양한 기술 노드를 가진 혼합 신호, 논리, 메모리 다이를 모델링함으로써 차세대 SoC에 필수적인 이종적 3D 통합을 지원한다.
• 단일 설정 파일에서 하드웨어 구현, 성능 메트릭, PPA 보고서를 자동 생성하는 통합적이고 사용자 친화적인 프레임워크를 제공한다.
• 라우팅 알고리즘 분석을 통한 크로스바에서 불필요한 전환 제거를 통해 성능을 희생시키지 않고도 라우터 전력과 면적을 줄인다.

제안 방법

• 프레임워크는 데이터 플로우 행렬을 사용하여 링크와 가상 채널 간의 트래픽 패턴을 추적함으로써 고정밀 전력 모델링이 가능한 순차적 정확도 NoC 시뮬레이터를 통합한다.
• 링크의 동적 전력은 패턴 의존적 스위칭 및 커플링 효과를 데이터 플로우 행렬을 통해 모델링하며, 메모리 복잡도는 n(트래픽 색상 수)에 대해 O(n²)이다.
• 라우터 전력은 RTL 합성과 순차적 정확도 시뮬레이션을 결합하여 유도하며, 설정에서 자동으로 생성된 하드웨어 모델을 사용한다.
• 고수준 추상화에서 성능 및 PPA 분석을 가능하게 하기 위해 트랜잭션 수준(TL) 응용 프로그래밍 모델링을 지원한다.
• 게이트 수준 라이브러리의 사전 캘리브레이션을 통해 RTL 수준에서 면적 추정이 가능하며, 라우팅 알고리즘 분석에 기반해 불필요한 전환을 제거함으로써 전력 및 면적 절감이 이루어진다.
• 단일 지점 설정 인터페이스를 통해 사용자가 설계 파rameter를 설정하고 다중 추상화 수준에서 자동으로 PPA 보고서를 생성할 수 있다.

실험 결과

연구 질문

• RQ1 다양한 추상화 수준(게이트 수준에서 트랜잭션 수준까지)에서 3D NoC에 대해 고정밀 PPA 분석을 달성할 수 있는 통합 프레임워크는 어떻게 설계될 수 있는가?
• RQ2 패턴 의존적 스위칭 및 가상 채널 행동을 통합함으로써 기존 모델에 비해 전력 추정 정확도는 얼마나 향상될 수 있는가?
• RQ3 크로스바에서 불필요한 전환을 제거함으로써 3D NoC에서 성능 저하 없이 라우터 전력과 면적을 줄일 수 있는가?
• RQ4 데이터 플로우 행렬 기반 시뮬레이터의 시뮬레이션 성능는 기존의 Noxim 같은 전통적 시뮬레이터와 비교해 어떻게 되는가? 그러나 고정밀도를 유지한다.
• RQ5 Ratatoskr는 이종적 3D 통합을 어느 정도 지원하며, 이는 혼합 기술 노드 SoC에서의 PPA 모델링에 어떤 영향을 미치는가?

주요 결과

• 링크의 동적 전력 추정 정확도는 비트 수준 시뮬레이션과 비교해 2.4%로 매우 높으며, 기존 모델이 최대 42.5% 오차를 가질 수 있는 것에 비해 뚜렷한 승리이다.
• 라우팅 알고리즘 분석에 기반해 크로스바에서 불필요한 전환을 제거함으로써 총 라우터 전력은 최대 32% 감소하고 면적은 3% 감소한다.
• 데이터 플로우 행렬을 사용함으로써 Noxim 대비 시뮬레이션 성능이 약 2배 감소하지만, 이는 모델링 정확도의 급격한 향상으로 인해 타당한 트레이드오프이다.
• 프레임워크는 이종적 3D 통합을 지원하여, 서로 다른 층에 위치한 논리, 메모리, 혼합 신호 다이를 포함한 시스템의 정확한 PPA 분석이 가능하다.
• 데이터 플로우 행렬의 사용은 일정한 메모리 복잡도(O(n²))를 보장하며, 비트 정확도 시뮬레이션에서 선형 증가하는 트레이스 파일 크기 문제를 방지함으로써 상당한 메모리 및 성능 향상을 이룬다.
• 프레임워크는 설정에서 자동으로 하드웨어 구현을 생성하여 RTL 수준에서 합성 및 기능 검증이 가능하며, 표준 셀 기술을 완전히 지원한다.