[논문 리뷰] RowHammer: Reliability Analysis and Security Implications

Yoongu Kim, Ross Daly외 7명|arXiv (Cornell University)|2016. 02. 18.

Security and Verification in Computing참고 문헌 32인용 수 14

한 줄 요약

이 논문은 일반 DRAM 칩에서 반복적인 행 활성화로 인해 인접한 행에 비트 플립이 발생하는 새로운 DRAM 고장 모드인 RowHammer를 소개한다. 이로 인해 메모리 격리 기능이 손상된다. 저자들은 간단한 사용자 모드 어셈블리어 코드를 사용하여 129개의 DRAM 모듈에서 이 취약성을 입증하고 특성화하였으며, 광범위한 악용 가능성을 보여주며, 하드웨어 변경 없이도 현대 메모리 시스템의 신뢰성과 보안성을 향상시키기 위한 시스템 수준의 완화 기법을 제안한다.

ABSTRACT

As process technology scales down to smaller dimensions, DRAM chips become more vulnerable to disturbance, a phenomenon in which different DRAM cells interfere with each other's operation. For the first time in academic literature, our ISCA paper exposes the existence of disturbance errors in commodity DRAM chips that are sold and used today. We show that repeatedly reading from the same address could corrupt data in nearby addresses. More specifically: When a DRAM row is opened (i.e., activated) and closed (i.e., precharged) repeatedly (i.e., hammered), it can induce disturbance errors in adjacent DRAM rows. This failure mode is popularly called RowHammer. We tested 129 DRAM modules manufactured within the past six years (2008-2014) and found 110 of them to exhibit RowHammer disturbance errors, the earliest of which dates back to 2010. In particular, all modules from the past two years (2012-2013) were vulnerable, which implies that the errors are a recent phenomenon affecting more advanced generations of process technology. Importantly, disturbance errors pose an easily-exploitable security threat since they are a breach of memory protection, wherein accesses to one page (mapped to one row) modifies the data stored in another page (mapped to an adjacent row).

연구 동기 및 목표

• 상용 DRAM 칩에서 반복적인 행 활성화로 인해 발생하는 이전에 알려지지 않은 DRAM 고장 모드인 RowHammer의 존재를 폭 드러내고 실험적으로 입증하는 것.
• 주요 제조사에서 생산한 다양한 DRAM 모듈에서 RowHammer 오류의 증상, 유발 조건, 보급 정도를 특성화하는 것.
• 특히 가상 머신이나 프로세스 간의 메모리 격리가 침해되는 바이러스적 영향을 포함한 RowHammer의 보안적 영향을 조사하는 것.
• 하드웨어 변경 없이도 기술적으로 구현 가능한 저비용의 시스템 수준 솔루션을 제안하고 평가하여 RowHammer로 인한 오류를 탐지하고 방지하는 것.
• 미래의 메모리 고장 모드를 연구하기 위해 정밀한 DRAM 액세스 제어가 가능한 재현 가능한 FPGA 기반 테스트 인프라를 구축하는 것.

제안 방법

• 동일한 DRAM 범주 내의 두 메모리 주소를 번갈아 가며 액세스하는 사용자 모드 어셈블리어 코드(코드 1a)를 개발하여 반복적인 행 활성화 및 프리칭을 유도한다.
• clflush 및 mfence 명령어를 사용하여 캐시 제거 및 메모리 순서 보장을 확보하여 메모리 컨트롤러가 반복적으로 ACT 및 PRE 명령어를 내보내도록 유도한다.
• FPGA 기반 DRAM 테스트 플랫폼을 사용하여 2008~2014년도의 129개의 DRAM 모듈에 대해 대규모 테스트를 수행하여 메모리 액세스 타이밍에 대해 사이클 정밀도와 세밀한 제어를 확보한다.
• 각 DRAM 행을 알려진 데이터 패턴으로 초기화하고, 리프레시 간격(64 ms) 동안 지속적으로 활성화한 후 다시 읽어 비트 플립 여부를 검출한다.
• 오직 한 행만 액세스하는 제어 코드(코드 1b)와의 비교를 통해 오류 원인이 메모리 읽기 자체가 아니라 행 활성화 사이클임을 고립하여 입증한다.
• 행 액세스 패턴을 모니터링하고 특정 행의 과도한 활성화를 방지하는 시스템 수준의 완화 전략을 제안하고 평가한다.

실험 결과

연구 질문

• RQ1 상용 DRAM 칩에서 반복적인 행 활성화가 인접한 행에 비트 플립을 유도할 수 있는가? 만약 가능하다면 어떤 조건에서 발생하는가?
• RQ2 RowHammer 취약성은 다양한 DRAM 모듈과 제조사 간에 얼마나 광범위하게 퍼져 있으며, 공정 기술의 스케일링과 관련이 있는가?
• RQ3 어떤 정확한 액세스 패턴과 타이밍 특성이 RowHammer 오류를 유발하는가?
• RQ4 RowHammer는 가상화 환경과 현대 시스템에서 메모리 격리를 얼마나 심각하게 침해하는가?
• RQ5 하드웨어 수정 없이도 소프트웨어 및 시스템 수준의 저비용 솔루션이 RowHammer를 효과적으로 방지할 수 있는가?

주요 결과

• 테스트한 129개의 DRAM 모듈 중 110개(2008~2014년 제조)에서 RowHammer로 인한 비트 플립가 발생했으며, 2012~2013년 제조 모듈은 모두 취약하였다.
• 일부 모듈에서는 10⁹개의 셀당 최대 1.9×10⁵개의 비트 플립이 발생했으며, 오류 비율은 최대 5.9×10⁵개/10⁹개 셀까지 도달했다.
• 제어 실험(코드 1b)을 통해 오류 원인이 메모리 읽기 자체가 아니라 반복적인 행 활성화( ACT 및 PRE 명령어)임을 확인하였다.
• RowHammer 효과는 인텔 샌디 브리지, 아이비 브리지, 하스웰 및 AMD 파일드라이버 프로세서 아키텍처 4종 모두에서 재현 가능하여 광범위한 하드웨어 영향을 보였다.
• 저자들은 RowHammer가 메모리 보호 기능을 우회할 수 있음을 입증하였으며, 이는 후속 실세계 공격에 의해 확인된 권한 상승 및 시스템 장악을 가능하게 했다.
• 하드웨어 변경 없이도 행 활성화 패턴을 감지하고 과도한 활성화를 제한함으로써 RowHammer를 효과적으로 방지할 수 있는 시스템 수준의 완화 전략이 효과가 있음을 입증하였다.