[논문 리뷰] ShiftsReduce: Minimizing Shifts in Racetrack Memory 4.0

Asif Ali Khan, Fazal Hameed외 3명|arXiv (Cornell University)|2019. 03. 08.

Advanced Data Storage Technologies참고 문헌 60인용 수 7

한 줄 요약

이 논문은 레이스트랙 메모리 4.0를 위한 새로운 데이터 배치 기법인 ShiftsReduce를 제안하며, 시간적 및 공간적 국소성을 활용하여 이동 연산을 최소화한다. 정수선형계획법(ILP) 수식, 특화된 휴리스틱, 유전 알고리즘 정밀화를 통해 ShiftsReduce는 이동 수를 최대 52.5% 감소시켜 기존 최첨단 기법보다 16.1% 뛰어난 성능을 달성한다.

ABSTRACT

Racetrack memories (RMs) have significantly evolved since their conception in 2008, making them a serious contender in the field of emerging memory technologies. Despite key technological advancements, the access latency and energy consumption of an RM-based system are still highly influenced by the number of shift operations. These operations are required to move bits to the right positions in the racetracks. This paper presents data placement techniques for RMs that maximize the likelihood that consecutive references access nearby memory locations at runtime thereby minimizing the number of shifts. We present an integer linear programming (ILP) formulation for optimal data placement in RMs, and revisit existing offset assignment heuristics, originally proposed for random-access memories. We introduce a novel heuristic tailored to a realistic RM and combine it with a genetic search to further improve the solution. We show a reduction in the number of shifts of up to 52.5%, outperforming the state of the art by up to 16.1%.

연구 동기 및 목표

• 데이터 접근 포트와 정렬하기 위해 자주 발생하는 이동 연산으로 인해 발생하는 고에너지 소비 및 고지연 문제를 해결한다.
• 메모리 접근 패턴에서 시간적 및 공간적 국소성을 활용해 전략적으로 데이터를 배치함으로써 이동 연산의 수를 최소화한다.
• 국소적 및 전역적 접근 인접성 인식을 결합함으로써 기존 레이스트랙 메모리(RM)의 데이터 배치 휴리스틱을 향상시킨다.
• 복잡한 하드웨어 수정 없이도 스케일링 가능하고 컴파일러 우호적인 솔루션을 개발하여 이동 오버헤드를 줄인다.
• 실제 메모리 시스템에 구현 가능한 낮은 런타임 오버헤드로 near-optimal 데이터 배치 성능를 달성한다.

제안 방법

• 작은 규모의 문제에 대해 최적 해를 찾기 위해 데이터 배치 문제를 정수선형계획법(ILP) 모델로 수식화한다.
• 기존의 DSP 스택 프레임에 대해 설계된 오프셋 할당 휴리스틱을 적응 및 분석하여 레이스트랙 메모리에 적용한다.
• 지역적 접근 패턴과 전역적 데이터 인접성을 모두 활용해 메모리 오프셋을 지능적으로 할당하는 새로운 휴리스틱인 ShiftsReduce를 제안한다.
• 여러 개의 유효한 오프셋이 존재할 경우 갈등을 해결하기 위해 Tie-breaking 메커니즘을 도입하여 배치 품질을 향상시킨다.
• 초기 휴리스틱 할당 이후 결과를 추가로 최적화하기 위해 유전 알고리즘을 정밀화 단계로 통합한다.
• 휴리스틱과 유전 탐색을 결합하여 해 공간을 더 효과적으로 탐색하고 기존 휴리스틱 대비 이동 수 감소를 초월한다.

실험 결과

연구 질문

• RQ1 레이스트랙 메모리 4.0에서 데이터 접근을 위해 필요한 이동 연산의 수를 최소화하기 위해 데이터 배치를 어떻게 최적화할 수 있는가?
• RQ2 DSP 스택에 대해 설계된 기존 오프셋 할당 휴리스틱이 레이스트랙 메모리의 고유한 제약 조건에 얼마나 일반화될 수 있는가?
• RQ3 국소적 및 전역적 접근 국소성 정보를 결합한 하이브리드 휴리스틱이 순수 국소적 또는 전역적 접근 방식보다 이동 수 감소에서 뛰어난 성능을 낼 수 있는가?
• RQ4 휴리스틱 기반 데이터 배치를 정밀화하기 위해 유전 알고리즘을 통합하는 것이 얼마나 효과적인가?
• RQ5 제안된 ShiftsReduce 프레임워크는 레이스트랙 메모리의 최첨단 데이터 배치 기법 대비 어떤 성능 향상을 달성하는가?

주요 결과

• ShiftsReduce는 기준 방법 대비 이동 수를 최대 52.5% 감소시켜 최첨단 기술을 크게 능가한다.
• OffsetStone 벤치마크 세트에서 이동 수를 28.8% 감소시켜 기존 최고의 휴리스틱보다 각각 4.4% 및 6.6% 뛰어나다.
• 유전 알고리즘 정밀화 단계는 평균적으로 해 품질을 9.5% 향상시켜 메타휴리스틱 최적화의 효과를 입증한다.
• ILP 수식은 작은 문제 인스턴스에 대해 near-optimal 결과를 제공하여 제안된 접근 방식의 정확성과 잠재력을 검증한다.
• ShiftsReduce는 첸 휴리스틱 및 기타 최첨단 휴리스틱을 지능적으로 조합한 국소적 및 전역적 접근 인접성 정보를 활용해 슈퍼어리어를 달성한다.
• 소규모 문제에 대해 3밀리초 이내로 near-optimal 성능를 달성하여 컴파일러 통합에 실용적인 가능성을 보여준다.