[논문 리뷰] Smaller Circuits for Arbitrary n-qubit Diagonal Computations

Stephen S. Bullock, Igor L. Markov|ArXiv.org|2003. 03. 07.

Quantum Computing Algorithms and Architecture참고 문헌 7인용 수 7

한 줄 요약

이 논문은 임의의 n-qubit 대각 단위행렬에 대해 재귀적이고 구성적인 양자 회로 합성 알고리즘을 제시한다. 이는 점점 최적에 수렴하는 게이트 수를 달성하며, 정확히 $2^{n+1} - 3$개의 CNOT 게이트와 단일 큐비트 $R_z$ 회전을 사용한다. 이 방법은 이전 접근 방식에 비해 회로 크기를 최대 두 배까지 줄이며, 목표가 단일 큐비트 $R_z$ 게이트의 텐서 곱인 경우 정확한 상쇄를 가능하게 한다.

ABSTRACT

A unitary operator U=\sum u_{j,k} |k> ; 0 <= j <= 2^n-1}. These relative phases are often required in applications. Constructing quantum circuits for diagonal computations using standard techniques requires either O(n^2 2^n) controlled-not gates and one-qubit Bloch sphere rotations or else O (n 2^n) such gates and a work qubit. This work provides a recursive, constructive procedure which inputs the matrix coefficients of U and outputs such a diagram containing 2^{n+1}-3 alternating controlled-not gates and one-qubit z-axis Bloch sphere rotations. Up to a factor of two, these circuits are the smallest possible. Moreover, should the computation U be a tensor of diagonal one-qubit computations of the form R_z(α)=e^{-i α/2}|0><0|+ e^{i α/2} |1><1|, then a cancellation of controlled-not gates reduces our circuit to that of an n-qubit tensor.

연구 동기 및 목표

• 임의의 n-큐비트 대각 단위행렬을 위한 회로 합성 알고리즘을 개발하여 점점 최적의 게이트 수를 달성한다.
• 대각 연산을 위한 양자 회로에서 CNOT 게이트와 단일 큐비트 회전의 수를 최소화한다.
• 행렬 계수를 입력으로 받아 게이트 수가 증명적으로 최소인 양자 회로도를 출력하는 재귀적이고 구성적인 절차를 제공한다.
• 목표 단위행렬이 단일 큐비트 $R_z$ 게이트의 텐서 곱인 경우 CNOT 게이트의 정확한 상쇄를 가능하게 한다.
• 구축된 회로가 이론적 최소 크기의 두 배 이내에 머무르는 것을 보여주는 이론적 한계를 수립한다.

제안 방법

• 알고리즘은 큐비트 색인의 부분집합 $S_j$를 통해 정의된 새로운 기저 상태 $v_j$로의 기저 변경을 바탕으로 한 재귀적 분해를 사용한다.
• 대각 단위행렬의 위상 벡터 $\vec{\psi}$ 를 $R_z$ 게이트 각도의 벡터 $\vec{\alpha}$ 로 매핑하는 행렬 $\mathbf{\eta}^\Lambda$ 를 정의한다.
• 행렬 $\mathbf{\eta}^\Lambda$ 의 역행렬은 한 번 계산하여 여러 회로에 재사용되며, 임의의 대각 단위행렬에 대한 효율적인 합성을 가능하게 한다.
• 제어된 $R_z$ 게이트 $\Lambda_{S_j}[R_z(\alpha_j)]$ 가 순차적으로 적용되어 입력 단위행렬을 더 작은 대각 행렬의 텐서 곱으로 변환한다.
• 결과로 얻어진 단위행렬 $\tilde{U}$ 는 두 개의 $n-1$-큐비트 대각 행렬의 텐서 곱이 되며, 이는 재귀적 회로 합성을 가능하게 한다.
• 최종 회로는 $R_z$ 게이트와 CNOT 게이트의 역순의 역순서로 적용함으로써 정확성을 확보하며, 이는 단위행렬 불변성에 기반한다.

실험 결과

연구 질문

• RQ1 임의의 n-큐비트 대각 단위행렬에 대해 점점 최적의 게이트 수를 달성하는 재귀적 양자 회로 합성 알고리즘을 구성할 수 있는가?
• RQ2 임의의 n-큐비트 대각 단위행렬을 구현하기 위해 필요한 최소 CNOT 게이트 수는 얼마이며, 이 한계치를 달성할 수 있는가?
• RQ3 CNOT 게이트가 회로에서 상쇄될 수 있는 조건은 무엇이며, 이를 통해 회로 깊이와 크기를 줄일 수 있는가?
• RQ4 대각 단위행렬의 위상 구조는 제어된 $R_z$ 연산을 통해 어떻게 텐서 곱 형태로 변환될 수 있는가?
• RQ5 제안된 회로 구축 방식은 파rameter 변화에 대해 안정적이며, 대각 단위행렬 군 내에서의 합성에 대해 닫혀 있는가?

주요 결과

• 알고리즘은 정확히 $2^{n+1} - 3$개의 번갈아가는 CNOT 게이트와 $n$개의 단일 큐비트 $R_z$ 회전을 사용하여 점점 최적의 성능을 달성한다.
• 게이트 수는 일반적인 대각 단위행렬에 대해 $\Omega(2^n)$개 이하의 CNOT 게이트를 가질 수 없기 때문에 최적이다.
• 목표 단위행렬이 단일 큐비트 $R_z$ 게이트의 텐서 곱인 경우, CNOT 게이트는 완전히 상쇄되며, 출력 회로는 입력과 정확히 일치한다.
• 행렬 $\mathbf{\eta}^\Lambda$ 는 가역적이며, 이는 모든 대각 단위행렬이 제어된 $R_z$ 게이트와 더 작은 대각 단위행렬의 순서로 유일하게 분해될 수 있음을 보장한다.
• 알고리즘은 안정적이다: $R_z$ 및 $R_y$ 게이트의 파rameter 변화에 따라 모든 중간 및 최종 회로는 대각 단위행렬 군 내에 유지된다.
• 구축은 재귀적이고 일반적이며, 위상 벡터 $\vec{\psi}$ 로 지정된 임의의 $n$-큐비트 대각 단위행렬에 적용 가능하며, 재사용 가능한 역행렬 $({\bf \eta}^\Lambda)^{-1}$ 을 갖는다.