[论文解读] Tensor Networks for Simulating Quantum Circuits on FPGAs

Maksim Levental|arXiv (Cornell University)|Aug 15, 2021

Quantum Computing Algorithms and Architecture参考文献 31被引用 6

一句话总结

本文提出使用张量网络来减少基于FPGA的量子线路仿真中的内存开销，实现高效的张量收缩，从而最小化内存使用并加速计算。该研究实现了两种FPGA矩阵乘法设计——阵列式结构和朴素乘法，并证明在收缩顺序搜索中，贝叶斯优化优于贪心搜索；在周期精确仿真中，阵列式结构的执行速度优于朴素方法。

ABSTRACT

Most research in quantum computing today is performed against simulations of quantum computers rather than true quantum computers. Simulating a quantum computer entails implementing all of the unitary operators corresponding to the quantum gates as tensors. For high numbers of qubits, performing tensor multiplications for these simulations becomes quite expensive, since $N$-qubit gates correspond to $2^{N}$-dimensional tensors. One way to accelerate such a simulation is to use field programmable gate array (FPGA) hardware to efficiently compute the matrix multiplications. Though FPGAs can efficiently perform tensor multiplications, they are memory bound, having relatively small block random access memory. One way to potentially reduce the memory footprint of a quantum computing system is to represent it as a tensor network; tensor networks are a formalism for representing compositions of tensors wherein economical tensor contractions are readily identified. Thus we explore tensor networks as a means to reducing the memory footprint of quantum computing systems and broadly accelerating simulations of such systems.

研究动机与目标

• 为在受限块RAM的FPGA上减少量子线路仿真的内存占用。
• 探索张量网络作为形式化方法，用于识别能最小化内存和计算时间的高效张量收缩顺序。
• 实现并评估两种基于FPGA的矩阵乘法架构——阵列式结构和朴素乘法，用于量子线路仿真中的张量收缩。
• 在FPGA部署背景下，比较不同收缩顺序搜索策略（贪心搜索与贝叶斯优化）的性能。

提出的方法

• 将量子线路表示为张量网络，以将高维张量分解为低维张量的网络。
• 使用张量网络收缩，以比直接矩阵乘法更高效地计算量子态演化。
• 实现两种FPGA优化的矩阵乘法单元：一种是用于流式数据的阵列式结构，另一种是完整硬件实例化的乘加操作的朴素设计。
• 使用现成库通过贪心搜索和贝叶斯优化（BPO）计算最优收缩顺序。
• 使用Verilator进行周期精确仿真，评估运行时间和内存使用，无需实际FPGA访问。
• 在不同量子比特数（n）和线路深度（k）的随机量子线路中评估性能。

实验结果

研究问题

• RQ1 张量网络能否有效减少在内存受限的FPGA上量子线路仿真的内存占用？
• RQ2 在收敛速度和解的质量方面，不同张量收缩顺序搜索策略（贪心搜索与贝叶斯优化）的比较如何？
• RQ3 在张量网络收缩中，哪种FPGA矩阵乘法架构（阵列式结构与朴素设计）在性能和资源效率方面表现更优？
• RQ4 仿真得到的FPGA运行时间在多大程度上反映了真实世界性能？它们如何指导未来的硬件部署？

主要发现

• 在测试的量子线路中，张量收缩顺序选择的贝叶斯优化（BPO）收敛速度更快且更鲁棒，优于贪心搜索。
• 在周期精确仿真中，基于阵列式结构的矩阵乘法在收缩评估时间上优于朴素矩阵乘法设计。
• 通过使用张量网络，显著减少了内存使用，方法是识别出能避免存储大型中间张量的高效收缩序列。
• 仿真表明，Verilator模型中的内存限制导致无法评估部分较大电路，表明在未进一步优化的情况下，FPGA可扩展部署存在硬性限制。
• 结果表明，基于张量网络的收缩顺序是加速FPGA上量子线路仿真的有前途策略，尤其当与高效硬件加速器结合时。
• 未来工作可考虑应用深度学习或强化学习技术来发现最优张量收缩顺序，因为该问题本质上是组合优化问题。