[论文解读] Pareto-Efficient Quantum Circuit Simulation Using Tensor Contraction Deferral

Edwin Pednault, John A. Gunnels+7 more|arXiv (Cornell University)|Oct 16, 2017

Quantum Computing Algorithms and Architecture参考文献 49被引用 32

一句话总结

本文提出张量收缩延迟技术，实现了在经典计算机上对大规模量子线路的帕累托高效模拟。通过延迟非相邻张量收缩，并利用分层分解与辅存技术，作者成功模拟了深度为27的7×7量子比特线路（需4.5 TB内存）和深度为23的8×7线路，突破了以往的极限，将资源需求从拍字节降低至千兆字节——证明了此前被认为不可行的线路模拟在技术上是可行的。

ABSTRACT

With the current rate of progress in quantum computing technologies, systems with more than 50 qubits will soon become reality. Computing ideal quantum state amplitudes for circuits of such and larger sizes is a fundamental step to assess both the correctness, performance, and scaling behavior of quantum algorithms and the fidelities of quantum devices. However, resource requirements for such calculations on classical computers grow exponentially. We show that deferring tensor contractions can extend the boundaries of what can be computed on classical systems. To demonstrate this technique, we present results obtained from a calculation of the complete set of output amplitudes of a universal random circuit with depth 27 in a 2D lattice of $7 imes 7$ qubits, and an arbitrarily selected slice of $2^{37}$ amplitudes of a universal random circuit with depth 23 in a 2D lattice of $8 imes 7$ qubits. Combining our methodology with other decomposition approaches found in the literature, we show that we can simulate $7 imes 7$-qubit random circuits to arbitrary depth by leveraging secondary storage. These calculations were thought to be impossible due to resource requirements.

研究动机与目标

• 为克服在经典系统上模拟大规模量子线路时资源呈指数级增长的问题。
• 实现对超过49量子比特的通用随机线路的模拟，此前被认为不可行。
• 通过张量收缩延迟与分层分解，降低内存与计算需求。
• 通过使用辅存与优化张量切片，证明深度量子线路模拟的可行性。
• 为量子线路模拟中的张量收缩方法提供统一的视角。

提出的方法

• 延迟非相邻张量收缩，使子线路可独立模拟并在后期合并，从而减轻内存压力。
• 采用分层分解策略，将线路在深度方向与行方向上进行分割，以控制纠缠与内存使用。
• 使用优化收缩顺序的张量网络，以最小化中间张量大小与浮点运算量。
• 利用辅存扩展模拟能力，突破主存限制，实现对7×7线路任意深度的完整模拟。
• 通过独立模拟正向与反向子线路，并以高效顺序收缩其张量，计算单个振幅。
• 该方法可与先前的分解技术（如Haner等人提出的方法）结合，进一步拓展模拟能力。

实验结果

研究问题

• RQ1 张量收缩延迟是否能够使经典硬件上模拟比以往更大型的量子线路成为可能？
• RQ2 延迟非相邻收缩在多大程度上可降低量子线路模拟中的内存与计算需求？
• RQ3 与现有张量网络方法相比，收缩延迟在可扩展性与资源效率方面表现如何？
• RQ4 辅存能否被有效用于模拟超出主存容量的深度量子线路？
• RQ5 根据本框架分析，电路规则变更（如[Markov等人]中所述）对模拟难度有何影响？

主要发现

• 作者成功模拟了一个深度为27的7×7量子比特通用随机线路，仅需略高于4.5 TB主内存——远低于先前最先进方法所需的8 PB。
• 对一个深度为23的8×7量子比特线路的模拟仅需略高于3.0 TB内存，而当时现有技术需1 EB内存。
• 该方法通过结合收缩延迟与辅存，实现了对7×7线路任意深度的完整模拟，克服了以往的不可行性。
• 该方法将资源需求从拍字节降低至千兆字节，实现了内存与深度扩展的帕累托改进。
• 该框架被用于定量分析规则变更的影响，显示新基准下模拟难度显著增加。
• 该方法可高效计算原本无法在内存中存储的线路的单个振幅，通过优化张量收缩顺序实现。