[논문 리뷰] Threats on Logic Locking: A Decade Later

Kimia Zamiri Azar, Hadi Mardani Kamali외 2명|arXiv (Cornell University)|2019. 05. 15.

Physical Unclonable Functions (PUFs) and Hardware Security참고 문헌 28인용 수 9

한 줄 요약

이 논문은 논리 잠금 분야에서 10년간의 연구를 공격자 중심으로 종합적으로 검토하며, 특히 SAT, SMT 및 버전형 공격에 대한 공격의 진화를 분석한다. 복합 방어 기법 중 SAT-어려움과 전통적 잠금 기법을 조합한 방식은 여전히 근사치 및 SMT 기반 공격에 취약하며, 향후 안전한 솔루션은 깊은 재귀적 DPLL 구조를 통해 SMT-어려움과 높은 출력 손상도를 달성해야 한다는 것을 제안한다. 이는 Full-Lock 기법을 통해 입증되었다.

ABSTRACT

To reduce the cost of ICs and to meet the market's demand, a considerable portion of manufacturing supply chain, including silicon fabrication, packaging and testing may be pushed offshore. Utilizing a global IC manufacturing supply chain, and inclusion of non-trusted parties in the supply chain has raised concerns over security and trust related challenges including those of overproduction, counterfeiting, IP piracy, and Hardware Trojans to name a few. To reduce the risk of IC manufacturing in an untrusted and globally distributed supply chain, the researchers have proposed various locking and obfuscation mechanisms for hiding the functionality of the ICs during the manufacturing, that requires the activation of the IP after fabrication using the key value(s) that is only known to the IP/IC owner. At the same time, many such proposed obfuscation and locking mechanisms are broken with attacks that exploit the inherent vulnerabilities in such solutions. The past decade of research in this area, has resulted in many such defense and attack solutions. In this paper, we review a decade of research on hardware obfuscation from an attacker perspective, elaborate on attack and defense lessons learned, and discuss future directions that could be exploited for building stronger defenses.

연구 동기 및 목표

• 지난 10년간 공격자의 관점에서 논리 잠금 공격의 진화를 분석하기 위해.
• SAT, SMT 및 버전 공격과 같은 새로운 공격 벡터에 대해 기존의 잠금 기법의 효과성을 평가하기 위해.
• 특히 SAT-어려움과 전통적 잠금 기법을 조합한 복합 기법에서 발생하는 기본적인 취약점을 규명하기 위해.
• SMT-어려움과 높은 출력 손상도를 동시에 달성하면서 근사치 및 구조적 공격에 저항할 수 있는 논리 잠금의 새로운 방향을 제안하기 위해.
• 향후 연구가 SAT/SMT 솔버뿐 아니라 사이드 채널 또는 구조적 역공학 기법에 저항할 수 있는 잠금 기법 설계로 이어지도록 이끌기 위해.

제안 방법

• 기능과 시기적 흐름에 따라 공격를 네 유형으로 분류: 테스트 유도형, SAT, 후-SAT, SMT 기반 공격.
• SAT 공격를 핵심적 돌파구로 분석하여, 특히 키 게이트 배치에 의존하는 초기 잠금 기법의 가정을 무너뜨린 점을 밝혀내기 위해.
• SMT 공격를 전용 솔버를 통합할 수 있는 유니버설 플랫폼으로 평가하여, SAT 솔버의 사전, 후처리 또는 동시 처리 기능을 수행할 수 있음을 분석하기 위해.
• Full-Lock 방법을 제안하여, 공격 시간을 증가시키기 위해 지수적 깊이의 재귀적 DPLL 호출 트리를 구성하는 잠금 기법을 설계하기 위해.
• 수식 (1)을 사용해 공격 실행 시간을 모델링하며, 총 시간은 DPLL 반복 횟수(N)와 평균 DPLL 반복 시간(T_DPLL^Avg)의 곱에 비례하며, M은 재귀 호출을 나타낸다.
• 면적 오버헤드를 감안해 재귀적 DPLL 호출 수(M)를 증가시키면 공격가능성이 급격히 감소하며, 높은 출력 손상도를 유지할 수 있음을 입증하기 위해.

실험 결과

연구 질문

• RQ1 지난 10년간 논리 잠금 기법의 핵심 취약점은 무엇이며, 이로 인해 기존 기법들이 해킹당하게 되었는가?
• RQ2 SAT-어려움 기반 잠금 기법은 SAT/SMT 공격에 강력한 반면, 왜 여전히 버전, FALL 및 제거 공격에 취약한가?
• RQ3 높은 출력 손상도를 가진 SMT-어려움 기반 잠금 기법을 설계하여, SAT/SMT 공격뿐 아니라 구조적 공격에도 저항할 수 있는가?
• RQ4 DPLL 기반 솔버의 재귀 깊이를 어떻게 활용하여 키 공간의 증가 없이도 공격의 계산 비용을 증가시킬 수 있는가?
• RQ5 SAT-어려움과 전통적 잠금 기법을 조합한 복합 방어 기법은 현대의 근사치 및 SMT 기반 공격에 대해 어떤 한계를 지닌다?

주요 결과

• FALL, 버전 및 SMT 공격의 조합은 기존의 모든 논리 잠금 솔루션을 뚫을 수 있으며, 현재 방어 전략에 심각한 격차를 드러낸다.
• SAT-어려움 기반 잠금 기법은 낮은 출력 손상도를 가지며, 버전, FALL, 제거 및 SPS 공격에 취약한 반면, SAT 및 SMT 솔버에 대해서는 저항성이 있다.
• 높은 출력 손상도를 가진 전통적 논리 잠금 기법은 그 구조적 단순성으로 인해 SAT 및 SMT 공격에 쉽게 무너진다.
• SAT-어려움과 전통적 잠금 기법을 조합한 복합 기법은 여전히 근사치 SAT 및 SMT 공격에 취약하며, 특히 키 제거나 비트 플립이 가능한 경우 더욱 그렇다.
• Full-Lock 기법은 깊은 재귀적 DPLL 호출 트리를 생성함으로써 SMT-어려움을 달성하며, 삽입된 게이트 수에 따라 공격 시간이 지수적으로 증가하여 공격의 계산 비용을 실현 불가능 수준으로 높인다.
• 수식 (1)은 공격 시간이 반복 횟수(N)와 평균 DPLL 반복 시간(T_DPLL^Avg)의 곱에 비례하며, M은 재귀 호출을 나타내며, M을 증가시키면 공격가능성이 급격히 감소함을 보여준다.