[논문 리뷰] Towards Reverse Engineering Reversible Logic

Samah Mohamed Saeed, Xiaotong Cui외 5명|arXiv (Cornell University)|2017. 04. 27.

Physical Unclonable Functions (PUFs) and Hardware Security참고 문헌 5인용 수 8

한 줄 요약

이 논문은 역으로 구현 가능한 논리 회로의 역공학 공격에 대한 보안성을 평가하기 위해 '임bedding 수'라는 보안 메트릭을 제안한다. 기능적 합성 방식이 구조적 합성 방식보다 더 안전한 회로를 생성함을 입증하며, 입력/출력 스캐러빙을 통해 임베딩의 모호성을 높여 역공학 공격의 난이도를 크게 증가시킨다. 특히 BDD 기반 회로에서 두드러진 효과를 보이며, 실제 벤치마크를 사용해 양자 비용과 저항성 간의 상충 관계를 정량화한다.

ABSTRACT

Reversible logic has two main properties. First, the number of inputs is equal to the number of outputs. Second, it implements a one-to-one mapping; i.e., one can reconstruct the inputs from the outputs. These properties enable its applications in building quantum computing architectures. In this paper, we study reverse engineering of reversible logic circuits, including reverse engineering of non-reversible functions embedded into reversible circuits. We propose the number of embeddings of non-reversible functions into a reversible circuit as the security metric for reverse engineering. We analyze the security benefits of automatic synthesis of reversible circuits. We use our proposed security metric to show that the functional synthesis approaches yield reversible circuits that are more resilient to reverse engineering than the structural synthesis approaches. Finally, we propose scrambling of the inputs and outputs of a reversible circuit to thwart reverse engineering.

연구 동기 및 목표

• 역으로 구현 가능한 논리 회로가 비역행 함수를 내장하고 있을 경우 역공학 공격에 얼마나 취약한지 분석하기 위해.
• 역공학 공격에 대한 저항력을 수량화하기 위해 가능한 임베딩 수를 새로운 보안 메트릭으로 제안하기 위해.
• 기능적 합성과 구조적 합성 방식을 통해 합성된 역으로 구현 가능한 회로의 보안 저항성에 대해 평가하고 비교하기 위해.
• 임베딩의 모호성을 증가시켜 역공학 공격을 어렵게 만들 수 있는 입력/출력 스캐러빙 기법을 제안하고 평가하기 위해.
• 가공된 역으로 구현 가능한 회로에서 보안성, 양자 비용, 회로 복잡성 간의 상충 관계를 정량화하기 위해.

제안 방법

• 임베딩 수는 비역행 함수가 역으로 구현 가능한 회로에 매핑될 수 있는 서로 다른 방식의 수로 정의되며, 핵심 보안 메트릭이 된다.
• BDD 기반의 역으로 구현 가능한 회로를 역공학하기 위해, 구조적 분해 및 샤논 분해 성질을 활용한 공격 기법을 설계하였다.
• 입력 스캐러빙은 합성 이전에 추가적인 보조 입력을 삽입하여, 해커가 고려해야 할 잠재적 입력 조합의 수를 증가시킨다.
• 출력 스캐러빙은 추가적인 가비지 출력을 삽입하여 가능한 출력 매핑 수를 늘림으로써 임베딩의 모호성을 증가시킨다.
• 실제 벤치마크를 사용해 QMDD 및 BDD 기반 합성 방식의 보안성을 비교하며, 임베딩 수와 양자 비용을 측정하였다.
• 실험을 통해 다양한 벤치마크 함수와 회로 크기에서 스캐러빙이 임베딩 수와 양자 비용에 미치는 영향을 평가하였다.

실험 결과

연구 질문

• RQ1 합성 방식에 따라 역으로 구현 가능한 회로의 가능한 임베딩 수가 어떻게 달라지는가?
• RQ2 구조적 분석을 활용해 공격자가 BDD 기반의 역으로 구현 가능한 회로를 얼마나 잘 역공학할 수 있는가?
• RQ3 입력 또는 출력 스캐러빙이 역으로 구현 가능한 회로의 임베딩 수와 양자 비용에 어떤 영향을 미치는가?
• RQ4 실제 위협 모델을 고려할 때, 기능적 합성과 구조적 합성 중 어느 방식이 더 뛰어난 역공학 공격 저항성을 제공하는가?
• RQ5 스캐러빙 기법을 효과적으로 활용해 역공학의 복잡성을 증가시킬 수 있는가? 이때 기하급수적인 오버헤드가 발생하지는 않는가?

주요 결과

• 기능적 합성 방식은 구조적 합성 방식보다 훨씬 많은 임베딩 수를 생성하여, 더 높은 역공학 공격 저항성을 확보한다.
• BDD 기반의 역으로 구현 가능한 회로는 구조적 분해 특성으로 인해 더 취약하여 QMDD 기반 회로에 비해 임베딩 수가 적다.
• 입력 스캐러빙은 임베딩 수를 크게 증가시키며, 특히 BDD 기반 회로에서 잠재적 입력 조합의 수를 늘림으로써 효과가 뚜렷하다.
• 출력 스캐러빙은 입력 스캐러빙보다 더 많은 임베딩 수를 유도하지만, 특히 BDD 기반 회로에서는 더 높은 양자 비용을 수반한다.
• 추가적인 보조 입력이나 가비지 출력을 추가하면 임베딩 수가 급격히 증가하여, 대규모 회로에서는 역공학이 계산적으로 불가능해진다.
• QMDD 기반의 역으로 구현 가능한 회로는 더 높은 양자 비용을 지닌다. 그러나 BDD 기반 회로에 비해 더 많은 임베딩 수로 인해 더 높은 역공학 공격 저항성을 확보한다.