[논문 리뷰] Using Genetic Algorithm in the Evolutionary Design of Sequential Logic Circuits

Parisa Soleimani, Reza Sabbaghi‐Nadooshan외 2명|arXiv (Cornell University)|2011. 10. 05.

Evolutionary Algorithms and Applications참고 문헌 11인용 수 5

한 줄 요약

이 논문은 재구성 가능한 하드웨어와 셀 어레이를 사용하여 D-플립플롭의 입력 및 출력 조합 논리 회로를 최적화하기 위해 유전 알고리즘(GA) 기반의 진화적 설계 접근법을 제안한다. 셀 어레이 구조를 통해 검색 공간을 제약함으로써 수렴에 필요한 평균 세대 수를 감소시켜, 진화적 하드웨어 합성에서 향상된 효율성을 입증한다.

ABSTRACT

Evolvable hardware (EHW) is a set of techniques that are based on the idea of combining reconfiguration hardware systems with evolutionary algorithms. In other word, EHW has two sections; the reconfigurable hardware and evolutionary algorithm where the configurations are under the control of an evolutionary algorithm. This paper, suggests a method to design and optimize the synchronous sequential circuits. Genetic algorithm (GA) was applied as evolutionary algorithm. In this approach, for building input combinational logic circuit of each DFF, and also output combinational logic circuit, the cell arrays have been used. The obtained results show that our method can reduce the average number of generations by limitation the search space.

연구 동기 및 목표

• 재구성 가능한 하드웨어를 사용하여 유전 알고리즘을 활용한 동기 순차 논리 회로에 대한 효율적인 진화적 설계 방법을 개발한다.
• 회로 구성에서 검색 공간을 제약하여 진화적 합성의 계산 비용을 감소시킨다.
• 재구성 가능한 하드웨어와 셀 어레이를 활용하여 확장 가능하고 최적화된 D-플립플롭 논리 설계를 실현한다.
• 사전에 정의된 셀 어레이를 통해 해 공간을 구조화하여 진화적 하드웨어(EHW)의 수렴 속도를 향상시킨다.

제안 방법

• 유전 알고리즘은 회로 구성 탐색을 위한 진화 엔진으로 사용된다.
• 셀 어레이는 D-플립플롭의 입력 및 출력 조합 논리 회로를 구조화하여 검색 공간을 제한한다.
• 적합도 함수는 회로의 정확성과 효율성을 평가하여 진화 과정을 이끈다.
• 재구성 가능한 하드웨어를 사용하여 유전자로 도출된 회로를 구현함으로써 런타임 테스트 및 검증이 가능하다.
• 해결책은 염색체로 표현되며, 교차 및 변이 연산을 통해 더 나은 해를 도출한다.
• 사전에 정의된 셀 어레이를 사용하여 조합 논리의 구조를 고정함으로써 검색 공간이 제약되어 수렴성이 향상된다.

실험 결과

연구 질문

• RQ1 재구성 가능한 하드웨어를 사용할 때 유전 알고리즘이 최적의 동기 순차 회로를 효과적으로 진화시킬 수 있는가?
• RQ2 셀 어레이를 통한 검색 공간 제약이 진화적 회로 설계에서 수렴 속도에 어떤 영향을 미치는가?
• RQ3 셀 어레이의 사용이 얼마나 많은 세대 수를 줄일 수 있는가?
• RQ4 제안된 방법은 설계 효율성을 향상시키는 동안도 회로의 정확성을 유지하는가?
• RQ5 해결 품질과 계산 비용 측면에서 제안된 방법은 제약이 없는 진화적 방법과 어떻게 비교되는가?

주요 결과

• 제안된 방법은 셀 어레이 구조를 통해 검색 공간을 제약함으로써 수렴에 필요한 평균 세대 수를 감소시킨다.
• 셀 어레이의 사용은 해 공간의 효율적 탐색을 가능하게 하여 회로 진화에서 더 빠른 수렴을 이끌어낸다.
• 유전 알고리즘과 재구성 가능한 하드웨어를 활용하여 정확하고 최적화된 동기 순차 회로를 성공적으로 진화시켰다.
• 결과적으로 셀 어레이를 통한 구조적 제약이 진화적 설계 과정의 효율성을 크게 향상시킨다는 것이 입증되었다.
• 진화적 하드웨어 합성에서 계산 오버헤드를 감소시키면서도 높은 해 품질을 유지하는 데 성공했다.