[논문 리뷰] ZynqNet: An FPGA-Accelerated Embedded Convolutional Neural Network

David Gschwend|arXiv (Cornell University)|2020. 05. 14.

Advanced Neural Network Applications참고 문헌 1인용 수 57

한 줄 요약

이 작업은 임베디드 응용을 위해 설계된 FPGA-가속 CNN인 ZynqNet을 Zynq 기반 플랫폼에서 구현한 것으로, ETH Zürich master thesis (2016)이다.

ABSTRACT

Image Understanding is becoming a vital feature in ever more applications ranging from medical diagnostics to autonomous vehicles. Many applications demand for embedded solutions that integrate into existing systems with tight real-time and power constraints. Convolutional Neural Networks (CNNs) presently achieve record-breaking accuracies in all image understanding benchmarks, but have a very high computational complexity. Embedded CNNs thus call for small and efficient, yet very powerful computing platforms. This master thesis explores the potential of FPGA-based CNN acceleration and demonstrates a fully functional proof-of-concept CNN implementation on a Zynq System-on-Chip. The ZynqNet Embedded CNN is designed for image classification on ImageNet and consists of ZynqNet CNN, an optimized and customized CNN topology, and the ZynqNet FPGA Accelerator, an FPGA-based architecture for its evaluation. ZynqNet CNN is a highly efficient CNN topology. Detailed analysis and optimization of prior topologies using the custom-designed Netscope CNN Analyzer have enabled a CNN with 84.5% top-5 accuracy at a computational complexity of only 530 million multiplyaccumulate operations. The topology is highly regular and consists exclusively of convolutional layers, ReLU nonlinearities and one global pooling layer. The CNN fits ideally onto the FPGA accelerator. The ZynqNet FPGA Accelerator allows an efficient evaluation of ZynqNet CNN. It accelerates the full network based on a nested-loop algorithm which minimizes the number of arithmetic operations and memory accesses. The FPGA accelerator has been synthesized using High-Level Synthesis for the Xilinx Zynq XC-7Z045, and reaches a clock frequency of 200MHz with a device utilization of 80% to 90 %.

연구 동기 및 목표

• FPGA 가속을 임베디드 CNN 작업에 활용하는 동기를 제시한다.
• FPGA 자원에 맞는 CNN 아키텍처(ZynqNet)를 개발한다.
• 임베디드 시스템에서 FPGA 기반 CNN 추론의 실행 가능성, 구현 고려사항 및 잠재적 이점을 평가한다.

제안 방법

• Zynq 기기에 맞춘 FPGA 가속 CNN 아키텍처를 제안하고 구현한다.
• CNN 연산을 FPGA 자원에 매핑하여 병렬성 및 낮은 대기 시간을 활용한다.
• 싱글 보드 또는 SoC 플랫폼에서의 임베디드 배치를 위한 설계 고려사항을 평가한다.
• 임베디드 설정에서의 자원, 에너지 효율 및 성능과 관련된 설계 트레이드오프를 논의한다.

실험 결과

연구 질문

• RQ1 임베디드 환경에서 CNN 추론을 FPGA 하드웨어에서 효과적으로 가속화할 수 있는가?
• RQ2 Zynq 기반 FPGA 플랫폼에서 CNN을 구현할 때의 자원, 성능 및 에너지 트레이드오프는 무엇인가?
• RQ3 임베디드 시스템에서 실시간 또는 거의 실시간 추론을 가능하게 하는 설계 선택은 무엇인가?

주요 결과

• 임베디드 응용을 위한 FPGA 하드웨어에 CNN 배치의 실행 가능성을 시연한다.
• Zynq 플랫폼에서 FPGA 기반 CNN의 설계 및 구현 고려사항을 부각한다.
• 임베디드 환경에서 가속 및 대기 시간과 관련된 자원 활용 및 잠재적 이점을 논의한다.