[论文解读] Circuit for Shor's algorithm using 2n+3 qubits

Stéphane Beauregard|arXiv (Cornell University)|May 15, 2002

Quantum Computing Algorithms and Architecture参考文献 12被引用 12

一句话总结

本文提出了一种用于秀尔因数分解算法的量子线路，通过采用傅里叶空间加法器、模指数运算的经典控制以及顺序量子傅里叶变换，仅使用 2n+3 量子比特——少于以往的设计。该线路在 O(n³lg n) 个门和 O(n³) 深度下实现多项式时间因数分解，显著降低了对量子比特的需求，且不依赖于特殊数的性质或无界量子门，具有实际可行性。

ABSTRACT

We try to minimize the number of qubits needed to factor an integer of n bits using Shor's algorithm on a quantum computer. We introduce a circuit which uses 2n+3 qubits and O(n^3 lg(n)) elementary quantum gates in a depth of O(n^3) to implement the factorization algorithm. The circuit is computable in polynomial time on a classical computer and is completely general as it does not rely on any property of the number to be factored. Keywords: Factorization, quantum circuits, modular arithmetics

研究动机与目标

• 最小化在量子计算机上实现秀尔因数分解算法所需的量子比特数量。
• 设计仅使用基本量子门且避免无界 Toffoli 门的线路。
• 保持多项式运行时间与普遍适用性，独立于特定数的性质。
• 使线路可在近场量子硬件上实现，而这些硬件的量子比特数量有限。

提出的方法

• 该线路采用傅里叶空间加法器（ϕADD），在量子傅里叶变换基下执行加法，从而实现对加数的经典控制。
• 模指数运算中的底数 'a' 的经典值被预先计算，并作为受控相位移位应用，从而减少对完整量子控制的需求。
• 通过辅助量子比特防止加法过程中的溢出，模加法通过使用逆 ϕADD 门有条件地减去 N 来实现。
• 采用顺序而非并行方式应用量子傅里叶变换，以减少量子比特开销。
• 通过组合受控 ϕADD 门构建阶查找电路，以实现模指数运算，最终测量结果给出模 N 的阶 r。
• 使用近似 QFT，其中 k_max = O(lg(n/ε))，在保持足够精度以实现因数分解的同时，减少门的数量。

实验结果

研究问题

• RQ1 秀尔算法能否在少于 2n+3 个量子比特下实现，同时保持多项式运行时间与普遍适用性？
• RQ2 如何仅使用基本量子门，以最小化量子比特使用量来实现模指数运算？
• RQ3 在因数分解的阶查找电路中，量子比特数量与电路深度之间存在何种权衡？
• RQ4 经典预计算与傅里叶空间算术能否减少模指数运算中对完整量子控制的需求？
• RQ5 在不依赖无界 Toffoli 门或特殊数性质的前提下，量子比特数量最多可减少到何种程度？

主要发现

• 所提出的线路恰好使用 2n+3 个量子比特，相比以往设计（如 5n+1 或 7n+1 量子比特线路）实现了减少。
• 该线路实现 O(n³lg n) 个基本量子门和 O(n³) 的电路深度，确保多项式时间执行。
• 通过使用经典控制与傅里叶空间加法，成功消除了模指数运算中对底数 'a' 的完整量子控制需求。
• 该线路具有普遍性，不依赖于被因数分解数 N 的任何特定性质，适用于所有合数。
• 使用 k_max = O(lg(n/ε)) 的近似 QFT，可对任意多项式小误差 ε 保持高精度，同时最小化门数。
• 对于 N=15，该线路需要 11 个量子比特，但由于 a 的阶较小，许多操作为恒等操作，表明在特定情况下仍有进一步优化的潜力。