[论文解读] Flexible layout of surface code computations using AutoCCZ states

Craig Gidney, Austin G. Fowler|arXiv (Cornell University)|May 22, 2019

Quantum Computing Algorithms and Architecture参考文献 15被引用 7

一句话总结

本文提出自纠正的AutoCCZ态，一种内嵌延迟选择CZ门的魔法态，可实现反应受限的量子计算中高效表面码布局。通过将延迟选择CZ门的时空体积减少4倍，并优化CCZ纯化过程，作者表明在物理量子比特数少于五百万的系统中，受现实物理约束限制，具有并行Toffoli电路（如进位先行加法器）并不能提升执行速度。

ABSTRACT

We construct a self-correcting CCZ state (the "AutoCCZ") with embedded delayed choice CZs for completing gate teleportations. Using the AutoCCZ state we create efficient surface code spacetime layouts for both a depth-limited circuit (a ripply-carry addition) and a Clifford-limited circuit (a QROM read). Our layouts account for distillation and routing, are based on plausible physical assumptions for a large-scale superconducting qubit platform, and suggest that circuit-level Toffoli parallelism (e.g. using a carry-lookahead adder instead of a ripple-carry adder) will not reduce the execution time of computations involving fewer than five million physical qubits. We reduce the spacetime volume of delayed choice CZs by a factor of 4 compared to techniques from previous work (Fowler 2012), and make several improvements to the CCZ magic state factory from (Gidney 2019).

研究动机与目标

• 减少表面码计算中延迟选择CZ门的时空开销。
• 通过自纠正魔法态，实现Clifford门与T门深度受限电路的高效路由与布局。
• 评估在超导量子比特平台下，基于现实物理假设，电路级Toffoli并行性是否能缩短执行时间。
• 优化CCZ魔法态纯化工厂，以降低资源开销。

提出的方法

• 提出AutoCCZ态，一种内嵌延迟选择CZ门的自纠正CCZ态，将门 teleportation 修正操作与消耗过程解耦。
• 通过选择性路由与延迟选择CZ门，将时间视为空间维度，实现量子电路的灵活时空布局。
• 采用平铺行交错结构并配备双侧通道，实现在查表操作期间高吞吐量的多目标CNOT门。
• 通过改进工厂交错方式并减少资源开销，优化CCZ纯化工厂。
• 为反应受限的进位传播加法器和Clifford受限的QROM读取操作构建时空布局，使用AutoCCZ态。
• 采用三维拓扑图表示法，结合ZX演算与电路图，对电路布局进行建模与验证。

实验结果

研究问题

• RQ1 能否在表面码布局中以更小的时空体积实现延迟选择CZ门？
• RQ2 使用AutoCCZ态在表面码计算中如何改善路由与修正操作的解耦？
• RQ3 在真实物理约束下，电路级Toffoli并行性在多大程度上能减少执行时间？
• RQ4 能否在保持容错性的同时优化CCZ魔法态工厂，以减少资源开销？
• RQ5 控制系统反应时间与门错误率对大规模表面码计算可扩展性有何影响？

主要发现

• 与Fowler（2012）的先前技术相比，AutoCCZ态将延迟选择CZ门的时空体积减少了4倍。
• 优化后的CCZ纯化工厂降低了资源开销，在合理物理假设下，反应受限计算所需的工厂数量估计为14个。
• 在反应时间为10 μs、表面码周期时间为1 μs的条件下，物理量子比特数少于五百万的系统中，进位先行加法器等电路的Toffoli并行性无法提升执行速度。
• 采用双侧通道与平铺行交错结构，使多目标CNOT门速率最高可达74 kHz，相比单侧访问提升一倍。
• QROM读取布局通过使用多条通道，几乎实现从Clifford受限到反应受限的过渡，显著减少瓶颈。
• 本研究表明，在物理量子比特数少于五百万的系统中，控制系统的反应时间而非电路深度限制性能，因此并行化无效。