[论文解读] Optimization of CNOT circuits on topological superconducting processors

Bujiao Wu, Xiaoyu He+5 more|arXiv (Cornell University)|Oct 31, 2019

Quantum Computing Algorithms and Architecture被引用 6

一句话总结

本文针对拓扑超导处理器在连通性约束下的CNOT电路综合提出了优化方法。在二维网格上使用n²个辅助量子比特时，实现了O(n)深度；在高维网格上实现了O(log n)深度，结果渐近最优；同时提出了一种无需辅助量子比特的算法，对任意连通图最多使用2n²个CNOT门，显著优于先前的界限。

ABSTRACT

We focus on optimization of the depth/size of CNOT circuits under topological connectivity constraints. We prove that any $n$-qubit CNOT circuit can be paralleled to $O(n)$ depth with $n^2$ ancillas for $2$-dimensional grid structure. For the high dimensional grid topological structure in which every quibit connects to $2\log n$ other qubits, we achieves the asymptotically optimal depth $O(\log n)$ with only $n^2$ ancillas. We also consider the synthesis without ancillas. We propose an algorithm uses at most $2n^2$ CNOT gates for arbitrary connected graph, considerably better than previous works. Experiments also confirmed the performance of our algorithm. We also designed an algorithm for dense graph, which is asymptotically optimal for regular graph. All these results can be applied to stabilizer circuits.

研究动机与目标

• 在超导量子处理器的拓扑连通性约束下，最小化CNOT电路的深度和规模。
• 在辅助量子比特有限的高维网格架构下，实现CNOT电路深度的渐近最优。
• 为任意连通图开发一种无需辅助量子比特的CNOT综合算法，改进门数界限。
• 通过高效的CNOT分解方法，将结果扩展至稳定子电路。

提出的方法

• 证明了在二维网格拓扑上，任何n量子比特的CNOT电路均可通过n²个辅助量子比特并行化至O(n)深度。
• 利用高维网格的连通性——每个量子比特连接至2 log n个邻居——在使用n²个辅助量子比特的情况下实现O(log n)深度。
• 提出一种新颖的无需辅助量子比特的综合算法，对任意连通图最多使用2n²个CNOT门，优于先前工作。
• 设计了一种针对密集正则图的专用算法，实现了门数上的渐近最优。
• 应用图论变换和电路并行化技术，以利用拓扑连通性。
• 通过实验验证性能，确认在电路深度和门数上均取得显著效率提升。

实验结果

研究问题

• RQ1 CNOT电路能否在二维网格连通性约束下实现最小深度？
• RQ2 在高维拓扑网格上，CNOT电路可实现的渐近最优深度是多少？
• RQ3 如何在不使用辅助量子比特的前提下，高效合成CNOT电路并最小化门数？
• RQ4 所提出的算法能否扩展至稳定子电路族（如稳定子电路）？

主要发现

• 该论文在使用n²个辅助量子比特的二维网格架构上，实现了O(n)深度的CNOT电路，与该类拓扑的理论下限一致。
• 对于每个量子比特连接2 log n个邻居的高维网格，该方法实现了O(log n)深度，为渐近最优。
• 无需辅助量子比特的算法对任意连通图最多使用2n²个CNOT门，显著优于先前的界限。
• 针对密集正则图的算法在门数上达到渐近最优。
• 实验结果证实了所提算法在降低电路深度和门数方面的有效性。
• 所有结果均可应用于稳定子电路，实现了在拓扑处理器上对这类电路的高效分解。