[論文レビュー] A 300 mm foundry silicon spin qubit unit cell exceeding 99% fidelity in all operations

Paul Steinacker, Nard Dumoulin Stuyck+25 more|arXiv (Cornell University)|Oct 21, 2024

Magnetic properties of thin films被引用数 5

ひとこと要約

この論文は、300 mm CMOSファンドリで製造されたシリコンスピン量子ビットの2量子ビットデバイスを示し、すべての操作の忠実度が99%超え、SPAMは99.9%超え、ゲート集合トモグラフィーの支援を受けている。

ABSTRACT

Fabrication of quantum processors in advanced 300 mm wafer-scale complementary metal-oxide-semiconductor (CMOS) foundries provides a unique scaling pathway towards commercially viable quantum computing with potentially millions of qubits on a single chip. Here, we show precise qubit operation of a silicon two-qubit device made in a 300 mm semiconductor processing line. The key metrics including single- and two-qubit control fidelities exceed 99% and state preparation and measurement fidelity exceeds 99.9%, as evidenced by gate set tomography (GST). We report coherence and lifetimes up to $T_\mathrm{2}^{\mathrm{*}} = 30.4$ $μ$s, $T_\mathrm{2}^{\mathrm{Hahn}} = 803$ $μ$s, and $T_1 = 6.3$ s. Crucially, the dominant operational errors originate from residual nuclear spin carrying isotopes, solvable with further isotopic purification, rather than charge noise arising from the dielectric environment. Our results answer the longstanding question whether the favourable properties including high-fidelity operation and long coherence times can be preserved when transitioning from a tailored academic to an industrial semiconductor fabrication technology.

研究の動機と目的

• 300 mmファウンドリプロセスでのシリコン2量子ビットデバイスの正確な量子ビット動作を実証する。
• ゲート集合トモグラフィを用いたベンチマークで高忠実度の単一量子ビットおよび二量子ビットゲートを達成する。
• 主要なエラーメ源を特定し、産業用ファブリケーションが量子ビット性能に与える影響を評価する。
• コヒーレンス時間と読み出し忠実度を特性化し、CMOSベースのスピン量子ビットのスケーラビリティ potentialを評価する。

提案手法

• 300 mm CMOSプロセスで、スピン読み出し用の近傍SETを備えた平面MOSダブル量子ドットデバイスを製作する。
• 共鳴条件での電子スピン共鳴を用いて、フレーム回転の仮想Zゲートを用いた単一量子ビットXおよびZゲートを駆動する。
• 対称動作点でのパルス交換によってCZ二量子ビットゲートを実装する。
• ゲート集合トモグラフィーを用いて完全なゲートセット{I, XI, IX, ZI, IZ, CZ}をベンチマークし、エラー源を分解する。
• GST実験中のドリフトを緩和するためにリアルタイムのラーモ周波数追跡とフィードバックを適用してドリフトを抑制する。
• 確率的誤差と相関誤差を区別するためにエラーチャネルを分析し、残留29Si核スピンの役割を評価する。

実験結果

リサーチクエスチョン

• RQ1 300 mm産業プロセスで製造されたシリコンスピン量子ビットのユニットセルは、すべての操作で忠実度を99%超えに達成できるか。
• RQ2 産業用に製造されたシリコンスピン量子ビットの主要なエラー源は何であり、現在のCMOSプロセス内でそれらを緩和できるか。
• RQ3 コヒーレンス時間とSPAM性能は、学術的プロトタイプと比較して300 mmファウンドリ製造にスケールした場合どうなるか。
• RQ4 産業環境での同位体精製とプロセス最適化は、特化した学術デバイスと比べて量子ビット性能を維持するか、低下させるか。

主な発見

• 単一量子ビットゲート忠実度: XI 99.45(5)%, IX 99.55(4)%, ZI 99.95(4)%, IZ 99.96(4)%, I 99.74(9)%。
• 二量子ビットゲート忠実度: CZ 99.37(5)%。
• 状態の初期化および測定忠実度（SPAM）: 全体SPAMで99.95(8)%。
• 結合SPAM忠実度は99.9%を超え、F_SPAM=99.95(8)%。
• コヒーレンスと寿命: T2*は最大で30.4(8) μs（キュービット1）、29.1(6) μs（キュービット2）; T2^Hahnは最大803(6) μs; T1は最大6.3 s（キュービット2）と2.4 s（キュービット1）。
• 主要なエラーは電荷ノイズよりも残留29Si核スピンに起因するため、同位体純化が忠実度をさらに向上させる可能性を示唆する。