[論文レビュー] A configurable accelerator for manycores: the Explicitly Many-Processor Approach

János Végh|arXiv (Cornell University)|Jul 6, 2016

Parallel Computing and Optimization Techniques参考文献 16被引用数 3

ひとこと要約

本論文は、スーパvisorレイヤーを介してエンドユーザーが動的にプログラマブルなコア連携を可能にする、新しいプロセッサアーキテクチャである明示的多数プロセッサアプローチ（EMPA）を紹介する。コンパイラが提供する並列化ヒントを活用してコアが隣接コアに作業をアウトソーシングすることで、EMPAは計算スループットを最大数十倍まで向上させ、ハードウェア効率を向上させ、リアルタイム動作を簡素化し、複雑なOSサービスの必要性を排除する。同時に、明示的で隠されない並列処理管理によりトランジスタ数と消費電力を削減する。

ABSTRACT

A new approach to designing processor accelerators is presented. A new computing model and a special kind of accelerator with dynamic (end-user programmable) architecture is suggested. The new model considers a processor, in which a newly introduced supervisor layer coordinates the job of the cores. The cores have the ability (based on the parallelization information provided by the compiler, and using the help of the supervisor) to outsource part of the job they received to some neighbouring core. The introduced changes essentially and advantageously modify the architecture and operation of the computing systems. The computing throughput drastically increases, the efficiency of the technological implementation (computing performance per logic gates) increases, the non-payload activity for using operating system services decreases, the real-time behavior changes advantageously, and connecting accelerators to the processor greatly simplifies. Here only some details of the architecture and operation of the processor are discussed, the rest is described elsewhere.

研究の動機と目的

• 70年間にわたり変化のないボルツマン・ニューマン単一プロセッサモデルを再考することで、単一プロセッサの性能向上の停滞を是正すること。
• 現在のマルチコアシステムに見られる、設定の難しさ、OSのオーバーヘッド、リソース利用効率の低さといった制限を克服すること。
• 新しいハードウェア・ソフトウェア共同設計モデルにより、マルチコアアーキテクチャ上でシングルスレッドアプリケーションを高効率で実行すること。
• 隠れた処理ユニットの削除とOSサービスへの依存の低減により、プロセッサアーキテクチャを簡素化すること。
• 自然で原子的な実行モデルにより、リアルタイムの決定論的動作を向上させ、アクセラレータ統合を容易にすること。

提案手法

• コア間の協働を調整するスーパvisorレイヤーを導入し、隣接コア間での動的ジョブアウトソーシングを可能にする。
• コアを原子的処理ユニット（準スレッド、QT）として動作させる新しい実行モデルを採用し、ハードウェアによって明示的に管理する。
• コンパイラ生成の並列化情報に基づいてコアの協力を促進し、親コアが補助コアにサブタスクを委譲できるようにする。
• 2つのモード（FORおよびSUMUP）を採用し、補助コアをベクトル処理に使用。コア利用効率を動的割り当てにより最適化する。
• コア利用効率（α_eff）とスループット向上率（S_k）を用いて、さまざまなベクトル長における性能向上を評価する。
• QTを原子的かつ自己完結的とすることで、コンテキストスイッチングやOS介入を排除し、ソフトウェアの複雑さを低減する。

実験結果

リサーチクエスチョン

• RQ1 明示的に複数コアを管理する新しいプロセッサモデルが、従来の単一プロセッサおよびマルチコア設計の限界を超えて性能を向上させられるか。
• RQ2 隠れたまたは推測的な処理ユニットに依存せずに、コア連携をプログラマブルかつ効率的に実現する方法は何か。
• RQ3 明示的多数プロセッサアプローチ（EMPA）は、組み込みおよびハイパフォーマンスシステムにおけるOSのオーバーヘッドをどれほど低減し、リアルタイムの決定論的動作を向上させられるか。
• RQ4 コアが質量データ処理のために動的に調整された場合、シングルスレッドアプリケーションでどの程度の性能向上が達成可能か。
• RQ5 従来のマルチコアシステムと比較して、EMPAモデルはアクセラレータ統合をどれほど簡素化し、ハードウェア複雑性を低減できるか。

主な発見

• EMPAアーキテクチャは、特にベクトル和演算などのデータ並列ワークロードにおいて、計算スループットを最大数十倍まで向上させる。
• SUMUPモードでは、長いベクトルに対してコア利用効率（α_eff）が最大1.0に達し、補助コアのほぼ最適利用を示す。
• スループット向上率（S_k）は31コア（1親コア＋30補助コア）で飽和し、コアのリサイクルにより、任意に長いベクトルに対しても性能向上が維持される。
• OSサービスの必要性が低減され、コンテキストスイッチングが排除され、QTを原子的かつ自己完結的とすることでリアルタイム動作が簡素化される。
• 隠れた処理ユニットを管理する余分な論理回路が不要となり、トランジスタ数と消費電力が削減される。
• アクセラレータは、標準化されたインターフェースを介してEMPAプロセッサに容易に接続可能であり、プロセッサが外部回路とのデータおよび信号交換をネイティブにサポートする。