[論文レビュー] A Depth-Aware Swap Insertion Scheme for the Qubit Mapping Problem

Chi Zhang, Yanhao Chen+4 more|arXiv (Cornell University)|Feb 17, 2020

Quantum Computing Algorithms and Architecture参考文献 16被引用数 8

ひとこと要約

本稿では、NISQ時代の量子コンピュータにおけるキュービットマッピングのための深さに配慮したスワップ挿入方式を提案する。この手法は、回路の深さを最適化しつつ、ゲート数のオーバーヘッドを最小限に抑える。SWAPゲートの挿入時に深さの低減を優先することで、最先端のマッパー（Sabre や Zulehner）と比較して、回路の深さを最大30%まで短縮可能であり、ゲート数の平均増加はたった3%にとどまる。

ABSTRACT

The rapid progress of physical implementation of quantum computers paved the way of realising the design of tools to help users write quantum programs for any given quantum devices. The physical constraints inherent to the current NISQ architectures prevent most quantum algorithms from being directly executed on quantum devices. To enable two-qubit gates in the algorithm, existing works focus on inserting SWAP gates to dynamically remap logical qubits to physical qubits. However, their schemes lack the consideration of the depth of generated quantum circuits. In this work, we propose a depth-aware SWAP insertion scheme for qubit mapping problem in the NISQ era.

研究の動機と目的

• 高深さの回路がコherence時間を超えると実行不能となるNISQ時代の量子計算における回路深さという重要な問題に取り組む。
• 既存のキュービットマッパーがゲート数の削減に注力するが、回路の深さを無視するため、実行不能なプログラムが生じるという制限を克服する。
• 変換された量子回路の深さを明示的に最小化しつつ、ゲート数のオーバーヘッドを抑える新しいスワップ挿入方式を開発する。
• ゲート数と回路深さの間でバランスの取れたトレードオフを実現し、現在のノイズの多い量子ハードウェアで実用的に実行可能であることを保証する。

提案手法

• 回路のクリティカルパス長への影響に基づいて、潜在的なSWAPゲート挿入の評価を行う深さに配慮したヒューリスティックを設計する。
• キュービットマッピングの探索プロセスに深さ推定を統合し、依存するゲートの最長パスを短くするマッピングを優先する。
• 深さとゲート数の両方を組み合わせたコスト関数を用いてマッピング意思決定をガイドし、ゲート数の急増を避ける中で深さの低減を優先する。
• IBM Q20 Tokyoアーキテクチャ上でこの方式を実装し、Qiskitを用いて変換後の回路の深さとゲート数を評価する。
• RevLib、IBM Qiskit、ScaffCCのベンチマークスイートを用いて、最先端のマッパー（Sabre と Zulehner）と比較する。
• 深さの変化（深さデルタ）、ゲート数、およびベースラインとの改善率を測定する体系的な評価フレームワークを適用する。

実験結果

リサーチクエスチョン

• RQ1 深さを明示的に最適化するキュービットマッピング方式は、ゲート数に注力するマッパーに比べ、深さ低減の面で優れていると言えるか？
• RQ2 Sabre や Zulehner といった最先端のマッパーと比較して、深さに配慮したSWAP挿入は、回路の深さをどの程度低減するか？
• RQ3 提案手法における深さ低減とゲート数の増加のトレードオフはどのようなものか？
• RQ4 深さの最小化は、制限されたコherence時間を持つNISQデバイスでの成功した実行確率に顕著な向上をもたらすか？

主な発見

• 提案手法は、最も優れたベースライン（Sabre）と比較して、回路の深さを最大30%まで短縮し、深さデルタの低減率は20%から300%以上にまで達する。
• 23のベンチマークのうち5つでは、より優れたベースラインとの深さ改善が20%未満にとどまるが、これはベースラインがすでに効果的である場合でも、本手法が強固な性能を発揮することを示している。
• 本手法はゲート数の平均増加がたった3%にとどまり、深さの優先を実現しても最小限のオーバーヘッドであることが示された。
• 23のベンチマークのうち17%（4つ）において、評価された3つのマッパーの中で、本手法が最も少ないゲート数を達成した。
• 57%のベンチマークにおいて、本手法はゲート数の観点で上位2位以内を占め、多様な回路タイプにわたって一貫した性能を示した。
• Sabreマッパーは10キュービットのQFTベンチマークでゲート数を1.1%削減したが、深さは44.5%増加させた。これは、ゲート数最適化のみに注力する手法の高い代償を示している。