[論文レビュー] A Multi-Gigahertz Analog Transient Recorder Integrated Circuit

Stuart Kleinfelder|arXiv (Cornell University)|Apr 25, 2015

Analog and Mixed-Signal Circuit Design参考文献 12被引用数 8

ひとこと要約

本論文では、1.2 µm CMOSプロセスでプロセスされたモノリシックで4チャンネルの多ギガヘルツアナログトランジェントレコーダICを提示する。スイッチドキャパシターサンプルアンドホールド回路と高速で遅延ラインに基づく書き込みクロックを用いることで、5 GHzのサンプリングレート、350 MHzの帯域幅、0.7 ps rmsのアパーチャー不確実性、2000:1の信号対ノイズ比を達成した。設計では、先読み機能を備えた16ウェイのインタリーブを施した512タップのエッジセンシティブなアクティブ遅延ラインを用い、3.2 ns幅で200 ps間隔のサンプリングクロックを生成し、正確なトランジェント信号のキャプチャを実現した。

ABSTRACT

A monolithic multi-channel analog transient recorder, implemented using switched capacitor sample-and-hold circuits and a high-speed analogically-adjustable delay-line-based write clock, has been designed, fabricated and tested. The 2.1 by 6.9 mm layout, in 1.2 micron CMOS, includes over 31,000 transistors and 2048 double polysilicon capacitors. The circuit contains four parallel channels, each with a 512 deep switched-capacitor sample-and-hold system. A 512 deep edge sensitive tapped active delay line uses look-ahead and 16 way interleaving to develop the 512 sample and hold clocks, each as little as 3.2 ns wide and 200 ps apart. Measurements of the device have demonstrated 5 GHz maximum sample rate, at least 350 MHz bandwidth, an extrapolated rms aperture uncertainty per sample of 0.7 ps, and a signal to rms noise ratio of 2000:1.

研究の動機と目的

• 科学的および産業的応用分野における高速電気的トランジェントをキャプチャするための高帯域幅・低ジッタアナログトランジェントレコーダの開発。
• 統合されたアナログ遅延ラインを用いて、正確なタイミング制御のもとでサブギガヘルツのサンプリングレートを達成すること。
• 高度なクロック生成技術およびスイッチドキャパシターテクニックを用いて、高速サンプリングシステムにおけるアパーチャー不確実性とノイズを最小限に抑えること。
• 2.1 × 6.9 mmのコンactなレイアウトに、完全にモノリシックでマルチチャンネルのソリューションを実現すること。トランジスタは31,000個、コンデンサは2048個を搭載。
• 実シリコン実装において、サンプリングレート、帯域幅、信号対ノイズ比といった性能指標を検証すること。

提案手法

• システムは4つの並列チャンネルを備え、それぞれが高分解能のトランジェントキャプチャを実現する512タップのスイッチドキャパシターサンプルアンドホールドアレイを有する。
• 512タップのエッジセンシティブなタップドアクティブ遅延ラインがサンプリングクロックを生成し、16ウェイのインタリーブにより微細なタイミング分解能を達成する。
• 遅延ラインにおける伝播遅延の低減とクロックスキーの制御向上のため、先読み論理が採用されている。
• 書き込みクロック信号は3.2 ns幅で200 ps間隔に配置されており、理論的な5 GHzのサンプリングレートを実現している。
• 1.2 µm CMOSプロセスで実装されており、2048個のダブルポリシリコンコンデンサと31,000個を超えるトランジスタを有する2.1 × 6.9 mmのダイに実装されている。
• 遅延ラインのアナログ制御により、最適なトランジェントキャプチャのためのサンプリング瞬間の微調整が可能である。

実験結果

リサーチクエスチョン

• RQ1 モノリシックアナログトランジェントレコーダは、CMOS技術を用いて5 GHzを超えるサンプリングレートを達成できるか？
• RQ2 完全に統合されたマルチチャンネルトランジェント記録システムにおいて、達成可能な帯域幅と信号対ノイズ比は何か？
• RQ3 アナログ遅延ラインを用いた高速サンプリング回路において、アパーチャー不確実性はどのように最小化できるか？
• RQ4 先読み論理を備えたインタリーブ遅延ラインは、サンプリングクロックにおけるタイミングジッタをどの程度低減できるか？
• RQ5 コンactでマルチチャンネルのスイッチドキャパシターベースのシステムは、トランジェント信号取得において高い忠実度を維持できるか？

主な発見

• プロセスされたICは、測定により5 GHzの最大サンプリングレートを達成した。
• システムは350 MHzの最小帯域幅を示し、高帯域幅のトランジェント信号に適している。
• 外挿された平均二乗アパーチャー不確実性は0.7 psであり、高いタイミング精度を示している。
• 信号対rmsノイズ比は2000:1に達し、優れたダイナミックレンジと低ノイズ性能を確認した。
• 512タップの遅延ラインは3.2 ns幅で200 ps間隔のクロックを生成し、正確で高速なサンプリングを可能にした。
• 2.1 × 6.9 mmのダイで1.2 µm CMOSプロセスを用いて正常にプロセスされ、テストも成功した。トランジスタは31,000個、コンデンサは2048個を搭載している。