[論文レビュー] A novel 4D fast track finding system using precise space and time information of the hit

N. Néri, M. Petruzzo|arXiv (Cornell University)|Dec 30, 2015

CCD and CMOS Imaging Sensors参考文献 4被引用数 3

ひとこと要約

本論文は、シリコンピクセルヒットからの正確な空間および時間情報を利用することで、ピコ秒時間分解能を有するリアルタイムのcharged粒子軌道再構成を可能にする、新規な4次元高速トラック探索システムを提案する。マスシブに並列化され、パイプライン化されたFPGA実装による4次元アートificialレティナアルゴリズムを用いることで、時間外のバックグラウンドヒットを抑制し、1マイクロ秒未満の遅延を達成し、将来の高輝度LHC実験で一般的な高積み重ね条件下でのトラッキング性能を向上させる。

ABSTRACT

We propose a novel fast track finding system capable of reconstructing four dimensional particle trajectories in real time using precise space and time information of the hits. Recent developments in silicon pixel detectors achieved 150 ps time resolution and intense R&D is in progress to improve the timing performance, aiming at 10 ps. The use of the precise space and time information allows the suppression of background hits not compatible with the time of passage of the particle and the determination of its time evolution. The fast track finding device that we are proposing is based on a massively parallel algorithm implemented in commercial field-programmable gate array using a pipelined architecture. We describe the algorithm and its implementation for a tracking system prototype based on 8 planes of silicon sensors used as a case study. According to simulations the suppression of noise hits is effective in reducing fake track combinations and improving real-time track reconstruction in presence of background hits. The system provides offline-like tracks with sub-microsecond latency and it is capable to determine the time of the track with picosecond resolution assuming 10 ps resolution for the hits.

研究の動機と目的

• 将来の高輝度LHC実験で一般的な高積み重ね条件下で、1束束緒当たり最大140の主相互作用が発生する中で、リアルタイムのトラック再構成におけるバックグラウンド抑制を改善すること。
• 100ピコ秒未塔の時間分解能（最短で10ピコ秒）を有する新規なシリコンピクセルデバイスを活用し、信号とバックグラウンドヒットを区別するための第4の次元（時間）を追加すること。
• 高エネルギー物理学実験の1次トリガーチェーンに統合可能な、低遅延でリアルタイムのトラッキングシステムを開発すること。
• 時間情報をアートificialレティナアルゴリズムに組み込むことで、高ノイズ条件下でもトラック再構成効率が向上し、誤った組み合わせが著しく減少することを実証すること。

提案手法

• システムは、従来の3次元空間的トラックパラメータ空間に時間情報を追加する4次元アートificialレティナアルゴリズムを実装している。各ヒットに対して、t₀−ΔT、t₀、t₀+ΔTの時間仮説を用いる。
• 各プロセッシングエンジンは、空間的距離に対する指数的重み応答 exp(−s²ijk/2σ²) と、時間ずれに対する exp(−t²ijk/2σ²t) を評価し、FPGA内のDSPブロックを介して組み合わせる。
• 空間座標に基づくルックアップテーブル（LUT）を用いて、スイッチモジュールを変更し、ヒットを適切なエンジンにルーティングする。この方法により、最小限の遅延で、ルーティング論理の変更なしに処理が可能である。
• トラックフィッタモジュールは、応答グリッド上の局所的最大値の周囲の重み値を補間することで、最終的なトラックパラメータ（x₊, x₋）を再構成する。
• パイプライン化され、マスシブに並列化されたFPGAアーキテクチャ（Xilinx Kintex-7）を採用しており、合計遅延が100時間単位未塔（200 MHz時で500ナノ秒）に抑えられ、1マイクロ秒未塔の応答が可能である。
• 指数演算処理に1つのLUTを共有し、3サイクルのホールド信号を用いてデータフローを管理することで、高いデータレート下でも安定した処理を実現している。

実験結果

リサーチクエスチョン

• RQ1 10ピコ秒分解能を有する正確な時間情報（10 ps分解能）を用いることで、期待される粒子通過時刻と同期しないバックグラウンドヒットを効果的に抑制できるか？
• RQ2 時間の次元を追加することで、高積み重ね環境下でのトラック再構成性能がどのように向上するか？
• RQ3 FPGAベースのリアルタイムシステムにおいて、時間分解能付きヒットを用いて3次元アートificialレティナアルゴリズムを4次元に拡張する際の遅延およびリソースオーバーヘッドはどの程度か？
• RQ4 パイプライン化され、マスシブに並列化されたFPGAアーキテクチャは、ピコ秒分解能を有する時間情報と組み合わせて、1マイクロ秒未塔のトラック再構成を達成できるか？

主な発見

• 4次元アートificialレティナアルゴリズムは、時間的一致性を活用することで、時間外のバックグラウンドヒットを効果的に抑制し、シミュレーションにおいて誤ったトラック組み合わせを顕著に減少させた。
• 200 MHzクロック時で500ナノ秒未塔（合計100時間単位未塔）の遅延を達成し、1マイクロ秒未塔の応答を実現した。これは、1次トリガーアプリケーションに適したリアルタイム動作を可能にする。
• Xilinx Kintex-7 FPGAへの実装では、3次元空間のみのバージョンと比較して、FPGAリソースの増加がわずか10％にとどまり、低面積オーバーヘッドを示した。
• 入力ヒットに10ピコ秒の時間分解能を仮定した場合、システムは原点におけるトラックの時間をピコ秒分解能で特定できる。
• 4次元パラメータ空間を用いることで、信号対バックグラウンドの識別性能が向上し、高ノイズ条件下でも高いトラッキング性能を維持した。
• 共有LUTとパイプライン化されたDSPブロックを用いることで、リソース消費を最小限に抑え、低遅延な効率的計算が可能になった。