[論文レビュー] A Post-Silicon Trace Analysis Approach for System-on-Chip Protocol Debug

Yuting Cao, Hao Zheng+2 more|arXiv (Cornell University)|May 6, 2020

VLSI and Analog Circuit Testing参考文献 14被引用数 4

ひとこと要約

本論文は、ラベル付きペトリネット（LPN）として形式化されたシステムフロー仕様を用いて、ノイズが多く、部分的に観測されたシリコントレースからシステムレベルプロトコル実行を再構築する最適化されたポストシリコントレース解析手法を提示する。順序付けられたプロトコル実行シナリオと通信中心のトレース信号選択フレームワークを導入することで、デバッグの正確性と効率性が向上し、誤検出の低減と、最小限のインストルメンテーションオーバーヘッドで複雑なSoC設計における根本原因の特定が可能になる。

ABSTRACT

Reconstructing system-level behavior from silicon traces is a critical problem in post-silicon validation of System-on-Chip designs. Current industrial practice in this area is primarily manual, depending on collaborative insights of the architects, designers, and validators. This paper presents a trace analysis approach that exploits architectural models of the system-level protocols to reconstruct design behavior from partially observed silicon traces in the presence of ambiguous and noisy data. The output of the approach is a set of all potential interpretations of a system's internal executions abstracted to the system-level protocols. To support the trace analysis approach, a companion trace signal selection framework guided by system-level protocols is also presented, and its impacts on the complexity and accuracy of the analysis approach are discussed. That approach and the framework have been evaluated on a multi-core system-on-chip prototype that implements a set of common industrial system-level protocols.

研究の動機と目的

• シリコントレースがノイズが多く、損失があり、部分的に観測可能であるため、ポストシリコンSoC検証における複雑でマルチプロトコルの相互作用をデバッグする課題に対処すること。
• 順序情報が欠落しているため、数千もの曖昧なプロトコルシナリオを生成する従来の手動的かつ順位なしの再構築手法の限界を克服すること。
• 並列で実行されるプロトコル実行間の順序関係を捉えるトレース解析アプローチを開発し、根本原因の特定を向上させること。
• 分析の複雑さと正確性に与える影響を考慮して、Cmd、Sid、Tagなどの信号を優先順位付けする通信中心のトレース信号選択フレームワークを設計すること。
• 産業標準のシステムレベルプロトコルを実装した実際のマルチコアSoCプロトタイプを用いて、手法の評価を行うこと。

提案手法

• IPブロック間のメッセージフローをラベル付き遷移（プロトコルイベントを表す）としてモデル化するため、システムレベルプロトコルをラベル付きペトリネット（LPN）として形式化する。
• 観測された信号からの制約を用いて、LPNに基づく状態空間探索により、部分的に観測されたシリコントレースからすべての可能性のあるプロトコル実行シナリオを再構築する。
• 並列で実行されるプロトコルインスタンス間のインタリーブと順序関係を明示的に表現する、新たな実行シナリオの定式化を導入する。
• 観測データおよび信号選択との整合性に基づいて、再構築されたシナリオの品質を順位付けおよび評価する定量的指標を開発する。
• システムレベルプロトコルの意味論に従ってガイドされるトレース信号選択フレームワークを提案し、分析の複雑さと正確性に与える影響を考慮して、Cmd、Sid、Tagなどの信号を優先順位付けする。
• マルチコアSoCプロトタイプ上で信号選択戦略（例：S2–S4）を評価し、トレースサイズ、実行時間、メモリ使用量、再構築忠実度のトレードオフを分析する。

実験結果

リサーチクエスチョン

• RQ1 ノイズが多く、部分的に観測されたシリコントレースから、最小限の手作業でシステムレベルプロトコル実行を再構築する方法は何か？
• RQ2 曖昧性が存在する状況下で、再構築されたプロトコル実行シナリオの品質を順位付けおよび評価するための指標は何か？
• RQ3 異なるトレース信号選択戦略が、ポストシリコントレース解析の複雑さと正確性に与える影響は何か？
• RQ4 信号選択（例：Cmd、Sid、Tag）が誤検出の低減とデバッグ効率の向上に果たす役割は何か？
• RQ5 インストルメンテーションコストを最小限に抑えつつ、高忠実度のプロトコル再構築を維持できる通信中心の信号選択フレームワークを設計できるか？

主な発見

• 提案手法は、観測性が低い状況下でも、並列フロー間の正確な順序関係を含むすべての正しいプロトコル実行シナリオを再構築することに成功した。
• ブランチイベントを除外するS4信号選択戦略が、複雑さの低減と曖昧なブランチ追跡に起因する問題の回避により、最良の結果をもたらした。
• CmdまたはSid信号を除外すると分析の正確性が著しく低下するが、Tag信号を除外しても中程度の悪影響にとどまり、依然として処理が完了可能である。
• より細粒度の信号選択（例：固有または共有イベントのみをトレース）により、トレースサイズと複雑さが低減されたが、正確性に影響を及ぼさず、特にTagを含めた場合には顕著であった。
• 全テスト信号選択戦略において、フローインスタンスの正しい数とその正しい順序関係の再構築において、高い忠実度を達成した。
• 併せて提供されるトレース信号選択フレームワークは、高い再構築正確性を維持しながら、実行時間とメモリ使用量を顕著に削減した。実際のSoCデバッグにおける実用的価値を示している。