[論文レビュー] A Scalable Open-Source QEC System with Sub-Microsecond Decoding-Feedback Latency

Junyi Liu, Yi Lee+3 more|arXiv (Cornell University)|Mar 17, 2026

Quantum Computing Algorithms and Architecture被引用数 0

ひとこと要約

本論文は open-source で完全にハードウェア統合された QEC システムを RISC-Q 上に構築し、距離-3 サーフェースコードのエンドツーエンドのデコード-フィードバック待機時間をサブマイクロ秒オーダーで実現し、より大きな距離へのスケーラブルな外挿を可能にする。

ABSTRACT

Quantum error correction (QEC) is essential for realizing large-scale, fault-tolerant quantum computation, yet its practical implementation remains a major engineering challenge. In particular, QEC demands precise real-time control of a large number of qubits and low-latency, high-throughput and accurate decoding of error syndromes. While most prior work has focused primarily on decoder design, the overall performance of any QEC system depends critically on all its subsystems including control, communication, and decoding, as well as their integration. To address this challenge, we present an open-source, fully integrated QEC system built on RISC-Q, a generator for RISC-V-based quantum control architectures. Implemented on RFSoC FPGAs, our system prototype integrates real-time qubit control, a scalable distributed multi-board architecture, and the state-of-the-art hardware QEC decoder within a low-latency, high-throughput decoding pipeline, forming a complete hardware platform ready for deployment with superconducting qubits. Experimental evaluation on a three-board prototype based on AMD ZCU216 RFSoCs demonstrates an end-to-end QEC decoding-feedback latency of 446 ns for a distance-3 surface code, including syndrome aggregation, network communication, syndrome decoding, and error distribution. Extrapolating from measured subsystem performance and state-of-the-art decoder benchmarks, the architecture can achieve sub-microsecond decoding-feedback latency up to a distance-21 surface code ($\sim$881 physical qubits) when scaled to larger hardware configurations.

研究の動機と目的

• 遅延を最小化しスループットを最大化する完全なハードウェア統合リアルタイム QEC 制御システムを実証する。
• 各量子ビットに対する制御コアと低遅延・高帯域の相互接続を備えたスケーラブルなマルチボードアーキテクチャを設計する。
• 超伝導量子ビット上での迅速な開発とデプロイを可能にするモジュラーなオープンソースソフトウェア/ハードウェアツールを提供する。

提案手法

• 量子ビット制御からシンドロームデコードとフィードバックまでの QEC パイプラインを完全にハードウェアで統合する。
• 各量子ビットに RISC-V コントロールコアを持つ分散型マルチボードアーキテクチャとルートデコーダーノードを採用する。
• 低遅延通信と PTP によるサブナノ秒同期を実現するツリー状トポロジのファイバネットワーク。
• グローバルタイマーとタイミッド FIFOs によってサイクル正確なタイミングを管理する DDS ベースの RF 信号生成。
• ルートノードにハードウェア実装のデコーダ（Helios）を配置し、デコーダの交換を可能とするモジュラーインタフェースを提供。
• モジュラーでスケーラブルな実装を実現する RISC-Q ジェネレーター基盤設計とオープンソースツールの活用。

実験結果

リサーチクエスチョン

• RQ1 エンドツーエンドの QEC デコーディング-フィードバック待機時間をサブマイクロ秒レベルに削減しつつ、キュービット数を百単位へ拡張できるか。
• RQ2 決定論的なタイミング、高いスループット、低遅延を実現するための建築・ハードウェアとソフトウェアの協調設計戦略は何か。
• RQ3 完全にハードウェア実装されたデコーダは、ハイブリッド FPGA-CPU アプローチと比較して待機時間の予測性にどのような影響を与えるか。
• RQ4 分散型マルチボード QEC 制御システムの距離（ディスタンス）・量子ビット数の実用的なスケーラビリティ限界はどこか。
• RQ5 このようなシステムをオープンソースとして既存の超伝導量子ビット用プラットフォームに展開するには、どのような方法があるか。

主な発見

• 距離-3 サーフェースコードに対するデコード-フィードバックのエンドツーエンド待機時間は 446 ns を実証。3 回のシンドローム ラウンドを含む。
• プロトタイプは葉ノードを形成する3つの AMD ZCU216 RFSoC とルートデコーダーを使用し、試験設定で最大 56 量子ビットを達成。
• アーキテクチャによる外挿により、距離-21 サーフェースコード（約881 個の物理量子ビット）までサブマイクロ秒のデコード-フィードバック待機時間が実現可能であると示唆。
• 専用の RISC-V コア上に各キュービットの制御を保持し、中央のハードウェア実装デコーダーによって高スループットと決定論的タイミングを達成。
• インタフェース側はデコーダ依存を排しており、ビリーフ伝搬、ニューラル、あるいは別のハードウェア実装など他のデコーダの統合を可能にする。
• すべてのコンポーネントはオープンソースであり、RISC-Q を介して生成され、超伝導量子ビットプラットフォームでの再現性とデプロイを促進する。