[論文レビュー] A Survey of Aging Monitors and Reconfiguration Techniques

Leonardo Rezende Juracy, Matheus T. Moreira+2 more|arXiv (Cornell University)|Jul 15, 2020

Semiconductor materials and devices参考文献 61被引用数 5

ひとこと要約

本調査は2012年から2019年までの集積回路における老化モニタリングと再構成技術をレビューし、主にデジタルハードウェアソリューションに焦点を当てる。タイミングエラーのモニタリングと電圧スケーリングが、それぞれ最も一般的な検出および緩和手法であると特定し、将来的なSoCにおけるAI強化アルゴリズムを用いたシステムワイドでセンサ駆動型の老化検出における研究ギャップを強調する。

ABSTRACT

CMOS technology scaling makes aging effects an important concern for the design and fabrication of integrated circuits. Aging deterioration reduces the useful life of a circuit, making it fail earlier. This deterioration can affect all portions of a circuit and impacts its performance and reliability. Contemporary literature shows solutions to monitor and mitigate aging using hardware and software monitoring mechanisms and reconfiguration techniques. The goal of this review of the state-of-the-art is to identify existing monitoring and reconfiguration solutions for aging. This survey evaluates the aging research, focusing the years from 2012 to 2019, and proposes a classification for monitors and reconfiguration techniques. Results show that the most common monitor type used for aging detection is to monitor timing errors, and the most common reconfiguration technique used to deal with aging is voltage scaling. Furthermore, most of the literature contributions are in the digital field, using hardware solutions for monitoring aging in circuits. There are few literature contributions in the analog area, being the scope of this survey in the digital domain. By scrutinizing these solutions, this survey points directions for further research and development of aging monitors and reconfiguration techniques

研究の動機と目的

• 2012年から2019年までの集積回路における既存の老化モニタリングおよび再構成技術を特定・分類すること。
• デジタル回路におけるハードウェアベースとソフトウェアベースの老化モニタリングソリューションの普及度と有効性を分析すること。
• 先端CMOS技術において臨界パス数が増加する中で、パスベースのタイミングエラーモニタリングの限界を評価すること。
• 老化検出における研究ギャップを特定すること、特にマルチセンサデータ（例：温度、周波数）の未利用とAI駆動アルゴリズムの可能性に焦点を当てる。
• 臨界パス選択やハードウェアオーバーヘッドに依存しない、システムワイドで適応型の老化緩和戦略への今後の研究を導くこと。

提案手法

• 2014年以降に発表されたジャーナルおよびカンファレンスペーパーを対象に、Scopus、IEEE Xplore、ACM Digital Library、Google Scholarを用いた体系的文献レビューを実施した。
• 包括的カバレッジを確保するため、3つの検索カテゴリー（集積回路、モニタリングおよび自己再構成回路、老化）を適用した。
• 実装方法（デジタル/ハードウェア、アナログ/デジタルなど）および機能に基づき、老化モニタおよび再構成技術の分類フレームワークを提案した。
• 文献から60件の研究を評価し、そのモニタリングメカニズム（例：遅延、電圧、周波数）および再構成戦略（例：電圧スケーリング、適応的ボディバイアス）を分析した。
• 選択された研究からのシミュレーションおよびチップ実装データを用いて、提案された老化検出回路の効率性と正確性を検証した。
• 老化モニタリングのトレンドとして、タイミングエラー検出および電圧スケーリングへの依存を特定し、アナログおよびソフトウェアベースのソリューションの少なさを強調した。

実験結果

リサーチクエスチョン

• RQ1 2012年から2019年までのデジタル集積回路において、最も一般的な老化モニタの種類は何か？
• RQ2 現代のICで老化効果を緩和するために最も一般的に使用されている再構成技術は何か？
• RQ3 検出精度とオーバーヘッドの観点から、ハードウェアベースの老化モニタリングソリューションはソフトウェアまたはハイブリッドアプローチと比べてどのように異なるか？
• RQ4 臨界パス密度が著しく増加する先端CMOSノードにおいて、パスベースのタイミングエラーモニタリングの限界は何か？
• RQ5 マルチセンサデータとAI駆動アルゴリズムを用いたシステムワイドな老化検出における機会は何か？

主な発見

• 最も一般的な老化モニタの種類はタイミングエラーモニタリングであり、特定の臨界パスにおける遅延を検出するが、誤ったパス選択に敏感であり、技術スケーリングに伴い複雑性が増加する。
• 老化に起因する遅延増加を補償するために、電圧スケーリングが最も広く使用されている再構成技術であり、特にNBTIおよびPBTIによるしきい値電圧のシフトへの対応として顕著である。
• 文献の大多数はデジタルドメインにあり、ハードウェアオンリーのソリューションに限られているが、ソフトウェアベースまたはハイブリッドアナログ・デジタルモニタリングを検討した研究はわずかにとどまる。
• アナログ回路における老化の取り扱いを扱った研究は少ないため、ミックスドシグナルSoCにおいても関連性の高いアナログ老化モニタリングにおける研究ギャップが顕著である。
• 事前に定義された臨界パスに依存するアプローチは、臨界パス数が著しく増加する先端技術ノードにおいてスケーラビリティと効率性に制限を受ける。
• 将来的には、温度、周波数、電圧センサを用いたシステムワイドなモニタリングへとシフトすると予想され、特に予測的緩和を可能にする機械学習の強化が期待される。