[論文レビュー] A Survey of Spiking Neural Network Accelerator on FPGA

Murat Işık|arXiv (Cornell University)|Jul 8, 2023

Advanced Memory and Neural Computing被引用数 12

ひとこと要約

このドキュメントは IEEEtran LaTeX テンプレートとフォーマットガイドであり、FPGAベースのスパイキングニューラルネットワーク加速器に関する意図した調査ではない。

ABSTRACT

Due to the ability to implement customized topology, FPGA is increasingly used to deploy SNNs in both embedded and high-performance applications. In this paper, we survey state-of-the-art SNN implementations and their applications on FPGA. We collect the recent widely-used spiking neuron models, network structures, and signal encoding formats, followed by the enumeration of related hardware design schemes for FPGA-based SNN implementations. Compared with the previous surveys, this manuscript enumerates the application instances that applied the above-mentioned technical schemes in recent research. Based on that, we discuss the actual acceleration potential of implementing SNN on FPGA. According to our above discussion, the upcoming trends are discussed in this paper and give a guideline for further advancement in related subjects.

研究の動機と目的

• ジャーナル、会議、COMPSOC など、異なる IEEE 公表タイプに対して IEEEtran LaTeX クラスをどのように使用するかを説明する。
• IEEE 提出の前書き・要旨・キーワード・Running heads のガイダンスを提供する。
• IEEE 標準に従い、本文および後付け要素（セクション、図、表、参考文献、著者略歴）を解説する。

提案手法

• journal、conference、society 公表物に適用する文書クラスオプションと時期を説明する。
• 2 列の IEEE 準拠出力を作成する推奨ワークフローと IEEE Xplore 用の XML/HTML への変換を示す。
• タイトル、著者、要旨、セクション、引用、図、表、式、参考文献の具体的なコーディング例を 提供する。
• LaTeX の数式、表示、クロスリファレンスのベストプラクティスを要約し、一般的な書式問題を回避する。
• 再現性のある IEEE 提出のためのメンテナンスチェックリストと BibTeX のガイダンスを提供する。

Figure 1: This is the caption for one fig.

実験結果

リサーチクエスチョン

• RQ1 LaTeX における異なる公表タイプ（ジャーナル、会議、COMPSOC）に対する正しい IEEEtran オプションは何か。
• RQ2 IEEE 提出のための前書き（タイトル、著者、要旨、キーワード）はどのようにコーディングすべきか。
• RQ3 IEEEtran 文書における図、表、式、参考文献の推奨実務は何か。

主な発見

• IEEEtran テンプレートは、ジャーナル、会議、学会刊行物に合わせた特定のクラスオプションを提供します。
• 前書き、Running heads、要旨のフォーマットを含むガイドラインは、IEEE 準拠の提出を確保します。
• 本文、引用、図、表、式、著者略歴の詳細な例が含まれており、正しい書式設定を支援します。