[論文レビュー] A Survey on Approximate Multiplier Designs for Energy Efficiency: From Algorithms to Circuits

Ying Wu, Chuangtao Chen+7 more|arXiv (Cornell University)|Jan 28, 2023

Low-power high-performance VLSI design被引用数 4

ひとこと要約

本サーベイは、IoTエッジデバイスにおけるエネルギー効率を高めるための近似乗算回路の設計について、アルゴリズム、アーキテクチャ、回路の各レベルから包括的な分析を提供する。対数的、線形化に基づく、ハイブリッドな近似技術を評価し、線形化法が最小限の誤差で高いエネルギー節約効果を発揮することを示している。一方、ゲートプリーニングや電圧スケーリングといった回路レベルの最適化により、機械学習応用などにおいて制御された精度損失を伴いながらも、さらなる効率向上が可能である。

ABSTRACT

Given the stringent requirements of energy efficiency for Internet-of-Things edge devices, approximate multipliers, as a basic component of many processors and accelerators, have been constantly proposed and studied for decades, especially in error-resilient applications. The computation error and energy efficiency largely depend on how and where the approximation is introduced into a design. Thus, this article aims to provide a comprehensive review of the approximation techniques in multiplier designs ranging from algorithms and architectures to circuits. We have implemented representative approximate multiplier designs in each category to understand the impact of the design techniques on accuracy and efficiency. The designs can then be effectively deployed in high-level applications, such as machine learning, to gain energy efficiency at the cost of slight accuracy loss.

研究の動機と目的

• エネルギー制約のあるIoTエッジデバイスを対象に、アルゴリズム的、アーキテクチャ的、回路的レベルにおける近似乗算技術の体系的レビューを提供すること。
• さまざまな近似技術における正確性、エネルギー効率、ハードウェアコストのトレードオフを評価すること。
• 最適なパフォーマンスを実現するための、近似アルゴリズムと基盤となる乗算回路の設計空間の協調性を同定すること。
• 誤差指標と合成モードへの感受性を分析することで、アプリケーション固有の近似乗算回路の選定を支援すること。

提案手法

• アルゴリズム的（対数的、線形化、ハイブリッド）、アーキテクチャ的（切り捨て、部分積の変更、近似コンプレッサー）、回路レベル（ゲートプリーニング、ブール再書き換え、電圧スケーリング）の各アプローチに分類して近似乗算技術を整理する。
• 各カテゴリから代表的な設計を実装し、汎用ベンチマークと機械学習ワークロードを用いて正確性とエネルギー効率を評価する。
• さまざまな近似レベルにおける誤差特性（平均誤差、最大相対誤差（MRED）、正規化平均誤差距離（NMED））を分析する。
• アルゴリズム的近似と回路レベル実装の相互作用、特に誤差分布とバイアス制御の観点を調査する。
• 合成モードの影響が回路面積とパフォーマンスに与える影響を評価し、実世界での展開可能性を検討する。
• 機械学習および画像処理におけるアプリケーションレベルの評価を用いて、エネルギー節約と正確性のトレードオフを検証する。

実験結果

リサーチクエスチョン

• RQ1 対数的、線形化に基づく、ハイブリッドな近似法の各アプローチは、エネルギー効率と誤差特性においてどのように比較されるか？
• RQ2 アーキテクチャ的レベルでの切り捨てや部分積の操作は、近似乗算回路における正確性とハードウェアコストにどのような影響を与えるか？
• RQ3 ゲートプリーニングや電圧スケーリングといった回路レベル技術は、エネルギー効率と誤差分布にどのように影響を与えるか？
• RQ4 機械学習のような特定アプリケーション向けに近似乗算回路を選定するにあたり、主な要因は何であるか？
• RQ5 合成モードの選択が、近似乗算回路のパフォーマンスと面積に与える影響は何か？

主な発見

• 線形化に基づく近似法は、無視できるほどの誤差とゼロ平均誤差分布を実現し、エネルギーと面積の大幅な削減を達成しており、誤差に耐性がある応用に非常に適している。
• 対数的ベースの乗算回路は顕著なハードウェア削減効果を発揮するが、片側誤差に苦しむ。反復型ではバイアスを低減できるが、ハードウェア複雑性が増加する。
• 切り捨てに基づくアーキテクチャ的技術は面積と遅延を削減できるが、特に固定小数点演算において小さな被乗数に対して大きな相対誤差を生じる可能性がある。
• 部分積還元ツリーに近似コンプレッサーを適用することでエネルギー効率が向上するが、最適な配置と順序付けは依然として困難な問題である。
• ゲートプリーニングや電圧スケーリングといった回路レベル最適化はエネルギー消費を効果的に低減できるが、重要パス（上位ビット、MSB）でのタイミング違反が顕著な誤差を引き起こす可能性がある。
• アプリケーションレベルの評価から、近似の激しさ、誤差バイアス、アルゴリズムへの適合性がパフォーマンスに顕著な影響を与えることが判明しており、MRED や NMED といった基本的誤差指標を越えた選定が不可欠であることが示唆されている。