[論文レビュー] A Touch of Evil: High-Assurance Cryptographic Hardware from Untrusted Components

Vasilios Mavroudis, Andrea Cerulli+4 more|arXiv (Cornell University)|Sep 12, 2017

Physical Unclonable Functions (PUFs) and Hardware Security被引用数 5

ひとこと要約

本稿では、商用市販（COTS）のセキュア・クリプトプロセッサとしきい値暗号を用いて、複数のコンponentが悪意あるか故障している場合でも強固なセキュリティを達成する、高信頼性な暗号ハードウェアアーキテクチャ「Myst」を提案する。異なる信頼できないICに秘密鍵と計算処理を分散させることで、攻撃者が全コンponentを乗っ取らなければ成功できないようにし、1%未満の計算オーバーヘッドでほぼ完璧なバックドア耐性を実現する。

ABSTRACT

The semiconductor industry is fully globalized and integrated circuits (ICs) are commonly defined, designed and fabricated in different premises across the world. This reduces production costs, but also exposes ICs to supply chain attacks, where insiders introduce malicious circuitry into the final products. Additionally, despite extensive post-fabrication testing, it is not uncommon for ICs with subtle fabrication errors to make it into production systems. While many systems may be able to tolerate a few byzantine components, this is not the case for cryptographic hardware, storing and computing on confidential data. For this reason, many error and backdoor detection techniques have been proposed over the years. So far all attempts have been either quickly circumvented, or come with unrealistically high manufacturing costs and complexity. This paper proposes Myst, a practical high-assurance architecture, that uses commercial off-the-shelf (COTS) hardware, and provides strong security guarantees, even in the presence of multiple malicious or faulty components. The key idea is to combine protective-redundancy with modern threshold cryptographic techniques to build a system tolerant to hardware trojans and errors. To evaluate our design, we build a Hardware Security Module that provides the highest level of assurance possible with COTS components. Specifically, we employ more than a hundred COTS secure crypto-coprocessors, verified to FIPS140-2 Level 4 tamper-resistance standards, and use them to realize high-confidentiality random number generation, key derivation, public key decryption and signing. Our experiments show a reasonable computational overhead (less than 1% for both Decryption and Signing) and an exponential increase in backdoor-tolerance as more ICs are added.

研究の動機と目的

• グローバルに分散されたIC製造プロセスにおけるサプライチェーン攻撃やハードウェアトロイの重大なセキュリティリスクに対処する。
• 既存の検出・防止技術に課される限界を克服し、実用的導入に不向きな場合が多い脆さや高コストを解消する。
• 複数のコンponentが侵害されていても安全である高信頼性な暗号ハードウェアの実用的でスケーラブルな解決策を提供する。
• 信頼できる製造プロセスを要件とせず、多様で信頼できないICに信頼を分散させることで、COTSコンponentから構築された暗号システムへの信頼性を実現する。

提案手法

• 複数の異なるCOTSセキュア・クリプトプロセッサに暗号秘密鍵と計算処理を分散する、冗長性に基づいたアーキテクチャを採用する。
• しきい値暗号（例：しきい値秘密分散）を用いて、単一のコンponentが完全な秘密を学習したり、結果を独占的に操作したりできないようにする。
• IC間で多数決メカニズムを統合し、不正または故障した出力を検出・拒否する。
• FIPS 140-2 Level 4適合のCOTSセキュア・クリプトプロセッサを活用し、コンponentレベルでの改ざん耐性と高い信頼性を確保する。
• 乱数生成、鍵導出、復号、署名といったすべての暗号操作を、分散型で故障耐性を持つ形で実行するシステムを設計する。
• 120個のCOTSスマートカードを搭載したカスタムFPGAベースのボードに実装し、実世界のパフォーマンスとセキュリティ保証を評価する。

実験結果

リサーチクエスチョン

• RQ1 信頼できない商用市販（COTS）コンponentのみを用いて、信頼できる製造プロセスに依存せずに高信頼性な暗号システムを構築可能か？
• RQ2 しきい値暗号と冗長性を組み合わせることで、複数の悪意あるまたは故障したICが存在する状況下でもバックドア耐性を達成できるか？
• RQ3 強固なセキュリティ保証を維持しつつ、多数のCOTSコンponentに暗号処理を分散させた場合の実用的オーバーヘッドはどの程度か？
• RQ4 ICの数を増やすことで、ハードウェアトロイや検出不能なエラーに対する耐性はどの程度向上するか？
• RQ5 カスタムまたは信頼できるハードウェアを要件とせず、FIPS 140-2 Level 4の保証を達成できるか？

主な発見

• Mystアーキテクチャは、単一障害点システムと比較して、復号と署名処理の両方で1%未満の計算オーバーヘッドを達成した。
• IC数が増加するにつれてバックドア耐性が指数的に向上し、全コンponentが同時に侵害されるのは実用上不可能になる。
• 120個のFIPS 140-2 Level 4適合のCOTSセキュア・クリプトプロセッサを用いたプロトタイプ実装では、復号が最大315操作/秒、署名が77操作/秒のスループットを達成した。
• 個々のICが信頼できない状態でも、しきい値ベースの秘密分散と出力検証により、1つのICが全システムを損なうことはできないため、システム全体は安全に保たれる。
• スプリット製造や検証可能な計算といった既存の対策と互換性があり、実用性を損なわず階層的なセキュリティを実現できる。
• 結果から、Mystは非常にスケーラブルであり、銀行、軍事、宇宙分野などの高信頼性環境への展開に適していることが確認された。