[論文レビュー] A Universal Multi-Hierarchy Figure-of-Merit for On-Chip Computing and Communications

Shuai Sun, Vikram K. Narayana+3 more|arXiv (Cornell University)|Dec 7, 2016

Photonic and Optical Devices参考文献 31被引用数 12

ひとこと要約

本論文は、遅延、エネルギー効率、スケーリング、コストを統合することで、オンチップコンピューティングおよび通信技術を評価するための包括的で普遍的なマルチ階層指標であるCLEARを導入する。これにより、電気的、光的、プラズモニック、ハイブリッドなインターコネクトの正確なボトムアップ比較が可能となり、小さなダイサイズでも光通信技術の競争力が示された。

ABSTRACT

Continuing demands for increased compute efficiency and communication bandwidth have led to the development of novel interconnect technologies with the potential to outperform conventional electrical interconnects. With a plurality of interconnect technologies to include electronics, photonics, plasmonics, and hybrids thereof, the simple approach of counting on-chip devices to capture performance is insufficient. While some efforts have been made to capture the performance evolution more accurately, they eventually deviate from the observed development pace. Thus, a holistic figure of merit (FOM) is needed to adequately compare these recent technology paradigms. Here we introduce the Capability-to-Latency-Energy-Amount-Resistance (CLEAR) FOM derived from device and link performance criteria of both active optoelectronic devices and passive components alike. As such CLEAR incorporates communication delay, energy efficiency, on-chip scaling and economic cost. We show that CLEAR accurately describes compute development including most recent machines. Since this FOM is derived bottom-up, we demonstrate remarkable adaptability to applications ranging from device-level to network and system-level. Applying CLEAR to benchmark device, link, and network performance against fundamental physical compute and communication limits shows that photonics is competitive even for fractions of the die-size, thus making a case for on-chip optical interconnects.

研究の動機と目的

• 光通信、プラズモニクス、電気的インターコネクトなどの新しいオンチップインターコネクト技術を比較するための統一された指標の欠如に対処すること。
• スケーリングに失敗するか、観察された性能トレンドから逸脱する既存の指標の限界を克服すること。
• 複数の階層レベルにわたり、デバイス、リンク、システムレベルの性能を捉える包括的でボトムアップの指標を構築すること。
• コンピューティングおよび通信における根本的な物理的限界と比較して、インターコネクト技術の正確なベンチマークを可能にすること。
• デバイスレベルからネットワークおよびシステムレベルの設計にまで適用可能なスケーラブルかつ柔軟な指標を確立すること。

提案手法

• 基本的なデバイスおよびリンク性能基準から、マルチ階層指標であるCLEAR（Capability-to-Latency-Energy-Amount-Resistance）を導出する。
• 4つのコア次元を統合：能力（帯域幅）、遅延（遅延）、エネルギー効率、耐性（コストおよびスケーラビリティ）。
• ボトムアップモデリングを用いて、デバイスレベルの特性（例：材料特性、伝搬遅延）をシステムレベルの性能に結びつける。
• 異なるダイサイズおよび技術ノードにおいて、光的、電気的、ハイブリッドインターコネクトをCLEARで評価する。
• ランデールの原理および回折限界を含む理論的物理的限界と比較して性能をベンチマークする。
• 実世界のオンチップコンピューティングシステムおよびインターコネクトベンチマークと照合することで、CLEARの正確性を検証する。

実験結果

リサーチクエスチョン

• RQ1 光的、電気的、プラズモニックシステムを含む多様なオンチップインターコネクト技術を公平に比較できる統一された指標をどのように設計できるか？
• RQ2 CLEARは、現代のオンチップコンピューティングシステムにおける実世界の性能トレンドをどの程度正確に反映しているか？
• RQ3 CLEARは、異なる技術パラダイムにおいて、遅延、エネルギー効率、スケーリング、コストのトレードオフを効果的に捉えられるか？
• RQ4 特にダイサイズが小さくなった場合に、CLEARを用いて光通信技術と電気的インターコネクトを比較すると、どのように異なるか？
• RQ5 CLEARは、デバイスレベルからシステムレベルまで、複数の階層レベルにわたり一貫して適用可能であり、忠実度の損失なしに使用できるか？

主な発見

• CLEARは、先進的なインターコネクト技術を用いた現代のオンチップコンピューティングシステムの性能を正確にモデル化および予測する。
• 光通信技術は、小さなダイサイズでも強力な競争力を示しており、将来的なオンチップネットワークへの実現可能性を示している。
• 指標は、遅延、エネルギー効率、スケーリング、コストを1つの整合的な指標に統合することに成功している。
• CLEARは、現在の電気的インターコネクトが根本的な物理的限界に近づいているのに対し、光通信代替案は依然としてスケーラブルであることを明らかにした。
• ボトムアップでの導出により、精度を損なわず、デバイス、リンク、システムレベルへの適応性が保証されている。
• 物理的限界とのベンチマークにより、CLEARが次世代オンチップインターコネクトの現実的で予測可能な評価フレームワークを提供することが確認された。