[論文レビュー] AI/ML Algorithms and Applications in VLSI Design and Technology

Deepthi Amuru, Harsha V. Vudumula+5 more|arXiv (Cornell University)|Feb 21, 2022

Advancements in Semiconductor Devices and Circuit Design被引用数 7

ひとこと要約

この論文は、VLSI設計および製造におけるAI/MLの応用をレビューし、機械学習手法が抽象化レベル全体にわたりデータ集約的タスクを自動化することで、設計の複雑さを軽減し、ターンアラウンドタイムを短縮し、チップの出荷率を向上させることを示している。教師あり、教師なし、ディープラーニング手法を用いた配置、配線、出荷率予測、テスト最適化の活用を強調している。

ABSTRACT

An evident challenge ahead for the integrated circuit (IC) industry in the nanometer regime is the investigation and development of methods that can reduce the design complexity ensuing from growing process variations and curtail the turnaround time of chip manufacturing. Conventional methodologies employed for such tasks are largely manual; thus, time-consuming and resource-intensive. In contrast, the unique learning strategies of artificial intelligence (AI) provide numerous exciting automated approaches for handling complex and data-intensive tasks in very-large-scale integration (VLSI) design and testing. Employing AI and machine learning (ML) algorithms in VLSI design and manufacturing reduces the time and effort for understanding and processing the data within and across different abstraction levels via automated learning algorithms. It, in turn, improves the IC yield and reduces the manufacturing turnaround time. This paper thoroughly reviews the AI/ML automated approaches introduced in the past towards VLSI design and manufacturing. Moreover, we discuss the scope of AI/ML applications in the future at various abstraction levels to revolutionize the field of VLSI design, aiming for high-speed, highly intelligent, and efficient implementations.

研究の動機と目的

• プロセスのばらつきやトランジスタサイズの縮小に伴い、VLSI設計の複雑さと時間消費が増大するという課題に対処する。
• 現代のナノスケールICにおいて、手動的で遅く非効率な従来のルールベースEDAツールの限界を克服する。
• AI/MLを用いたデータ駆動型で自動化された意思決定をVLSI設計および製造に導入し、出荷率の向上と市場投入までの期間短縮を実現する。
• トレーニングデータのギャップを特定し、AI/MLのVLSI CAD分野への採用を加速するための標準的でオープンなデータセットを提案する。
• 次世代EDAのための微分プログラミングや量子機械学習といった今後の方向性を検討する。

提案手法

• プロセスばらつきをモデル化し、回路性能を予測するために教師あり、教師なし、半教師あり機械学習を活用する。
• 多層パーセプトロン（MLPs）および畳み込みニューラルネットワーク（CNNs）を含むニューラルネットワークを、設計結果の分類および予測に適用する。
• VLSI分割におけるクラスタリングおよび分類アルゴリズムを統合し、設計データに隠れたパターンを特定する。
• 物理設計におけるAI/MLの活用により、配置および配線の自動化を実現し、設計コストの低減と最適化の向上を図る。
• リソグラフィー、マスク合成、補正におけるコンパクトパターニングモデルにAI/MLを活用し、製造可能性を向上させる。
• 後シリコーン検証およびテストケースの再配置にMLを実装し、テスト中の電力消費を低減する。

実験結果

リサーチクエスチョン

• RQ1 急激なCMOSスケーリング下でのVLSI設計において、AI/MLはどのように設計の複雑さとターンアラウンドタイムを低減できるか？
• RQ2 機械学習は、ナノスケールICにおけるパrametricばらつきをどのように管理し、出荷率予測を向上させることができるか？
• RQ3 クラスタリングおよび分類アルゴリズムは、VLSI設計データに隠れた関係性を特定するために、どのような役割を果たすか？
• RQ4 AI/MLはEDAツールにどのように統合され、配置や配線といった物理設計タスクの自動化を実現できるか？
• RQ5 チップ製造、テスト、デバッグにおけるAI/MLの使用には、どのような課題と機会があるか？

主な発見

• AI/MLアルゴリズムは、VLSI設計の抽象化レベル全体にわたり、大規模で多次元のデータを処理するための時間と作業を顕著に削減する。
• 機械学習により、自動的でデータ駆動型の最適化が可能になり、ICの出荷率が向上し、製造のターンアラウンドタイムが短縮される。
• 教師ありおよびディープラーニングモデル、特にCNNsとMLPsは、性能予測や欠陥検出において強力な可能性を示している。
• クラスタリングおよび分類技術は、設計属性間の関係性を予測することで、VLSI分割における隠れたパターンの特定を強化する。
• AI駆動のテストケース再配置により、テスト中の電力消費が低減され、全体のテストコストが低下する。
• AI/MLをEDAワークフローに統合することで、より予測可能な物理的実装が可能となり、スケーラブルで高性能なIC設計を支援する。