[論文レビュー] An analysis of reversible multiplier circuits

Anindita Banerjee, Anirban Pathak|ArXiv.org|Jul 20, 2009

Quantum Computing Algorithms and Architecture参考文献 31被引用数 14

ひとこと要約

本稿では、Toffoliゲート（NCTライブラリ）のみを用いた新しい可逆乗算回路を提案し、量子コスト、ゲート数、ゴミビットの最小化を達成する。新規可逆ゲートの導入によるゲート数削減は、任意の回路ブロックが1つのゲートに還元可能であるため、実質的な改善ではなく、アーティファクトであることが示された。また、TSG、MKS、HNGなどの既存4×4ゲートが一意に最適であるとは限らないことが明らかになった。提案手法は、総コストにおいて先行研究を上回り、ローカル最適化アルゴリズムを用いた量子コスト低減の体系的プロトコルを確立した。

ABSTRACT

Multiplier circuits play an important role in reversible computation, which is helpful in diverse areas such as low power CMOS design, optical computing, DNA computing and bioinformatics. Here we propose a new reversible multiplier circuit with optimized hardware complexity. The optimized multiplier circuit is compared with the earlier proposals. We have shown that the quantum cost of earlier proposals can be further reduced with the help of existing local optimization algorithms (e.g. template matching, moving rule and deletion rule). A systematic protocol for reduction of quantum cost has been proposed. It has also been shown that the advantage in gate count obtained in some of the earlier proposals by introduction of new reversible gates is an artifact and if it is allowed then every circuit block can be reduced to a single gate. Further, it is shown that the 4x4 reversible gates proposed for designing of a component of multiplier circuit (full adder) is neither unique nor special and many such 4x4 gates may be proposed. As example three such new gates have been presented here and it is shown that the proposed gates are universal. It is also shown that the total cost of our design is minimum.

研究の動機と目的

• 最小限のハードウェア複雑性と量子コストを実現する可逆乗算回路の設計。
• 新規可逆ゲートの導入が回路最適化に与える影響を分析し、それがアーティファクトであることを示すこと。
• ローカル最適化技術を用いた量子コスト低減の体系的プロトコルの提案。
• 可逆乗算回路の総コスト（ゴミビット、ゲート数、量子コスト）の評価と比較。
• TSG、MKS、HNGなどの4×4可逆ゲートが一意に最適ではないことの証明と、新しい汎用4×4ゲートの提案。

提案手法

• 提案された乗算回路は、Tofolliゲートのみを用いたPPGC（部分積生成回路）とRPA（部分積の加算による削減）に基づき、一貫性と実装の容易さを確保する。
• 著者らは、変換ベースのアルゴリズムを用いて、先行研究の非NCTゲートを同等のNCT回路に変換した。
• テンプレートマッチング、移動ルール、削除ルールのローカル最適化技術を適用し、既存回路の量子コストを低減した。
• 公平な設計比較のため、ゴミビット数、ゲート数、量子コストの合計として定義された新しい総コスト（TC）指標を導入した。
• 3つの新しい汎用4×4可逆ゲート（A₁、A₂、A₃）を提案し、それらが既存のフルアダーと同等のコストと機能を有することを示した。
• ファンアウトのCNOTゲートへの置換を含む同一条件の下で、標準化された表（表VIIIおよび表IX）を用いて、提案手法と先行研究の性能を比較した。

実験結果

リサーチクエスチョン

• RQ1 新規ゲートを導入せずに、ローカル最適化アルゴリズムを用いて既存の可逆乗算回路の量子コストを低減できるか？
• RQ2 新規可逆ゲートの導入によるゲート数の削減は、意味のある改善であるのか、それともゲート抽象化に起因するアーティファクトに過ぎないのか？
• RQ3 TSG、MKS、HNGなどの4×4可逆ゲートがフルアダー実装において一意に最適であるのか、それとも複数の同等のゲートを設計可能か？
• RQ4 Peresゲートを用いて量子コストを低減しても、ゴミビットの増加を考慮すると、総回路コストに正の影響を与えるか？
• RQ5 ゲート数、量子コスト、ゴミビットを統合した統一された総コスト指標は、可逆回路の比較においてより正確な基盤を提供できるか？

主な発見

• Tofolliゲートのみを用いた提案された可逆乗算回路は、比較対象のすべての設計において最低の総コスト（TC）を達成し、先行研究を上回った。
• ゲート数を削減するために新規可逆ゲートを導入することは、任意の回路ブロックが1つのゲートに還元可能であるため、コスト制約がない限り意味のないアーティファクトであることが示された。
• 提案された最適化プロトコル（テンプレートマッチングおよび削除ルールを用いる）により、既存乗算回路の量子コストを最大20％まで低減可能である。
• 提案された新しい4×4ゲート（A₁、A₂、A₃）は汎用的であり、TSG、HNG、PFAGと同等のゲート数（4）および量子コスト（6）を有することを証明した。これにより、それらが一意に優れているとは限らないことが明らかになった。
• Tofolliゲートのみを用いた設計は回路複雑性が最低であるが、量子コストは高い。一方、TofolliとPeresゲートを組み合わせるとゴミビットが増加し、その恩恵が相殺される。
• ゴミビット数、ゲート数、量子コストの合計として定義された総コスト（TC）指標は、個別の指標のみを用いる場合よりも、より正確かつ包括的な比較基準を提供する。