[論文レビュー] An Automated Framework for Board-level Trojan Benchmarking

Tamzidul Hoque, Shuo Yang+3 more|arXiv (Cornell University)|Mar 27, 2020

Physical Unclonable Functions (PUFs) and Hardware Security被引用数 4

ひとこと要約

本論文は、挿入フェーズ、活性化メカニズム、ペイロード影響、物理的特性に基づいて分類することで、初めての自動化された基板レベルハードウェアトロイのベンチマーク生成フレームワークを提示する。本研究では、オープンソースのPCBネットリストに多様でカスタマイズ可能なトロイを自動挿入するツールフローを導入し、信頼性の高い評価を可能にする150のベンチマーク設計を生成した。実装されたプロトタイプによる実験的検証では、サイドチャnel漏洩が最小限に抑えられ（最大3.5％の電流増加）、高い隠蔽性が確認された。

ABSTRACT

Economic and operational advantages have led the supply chain of printed circuit boards (PCBs) to incorporate various untrusted entities. Any of the untrusted entities are capable of introducing malicious alterations to facilitate a functional failure or leakage of secret information during field operation. While researchers have been investigating the threat of malicious modification within the scale of individual microelectronic components, the possibility of a board-level malicious manipulation has essentially been unexplored. In the absence of standard benchmarking solutions, prospective countermeasures for PCB trust assurance are likely to utilize homegrown representation of the attacks that undermines their evaluation and does not provide scope for comparison with other techniques. In this paper, we have developed the first-ever benchmarking solution to facilitate an unbiased and comparable evaluation of countermeasures applicable to PCB trust assurance. Based on a taxonomy tailored for PCB-level alterations, we have developed high-level Trojan models. From these models, we have generated a custom pool of board-level Trojan designs of varied complexity and functionality. We have also developed a tool-flow for automatically inserting these Trojans into various PCB designs and generate the Trojan benchmarks (i.e., PCB designs with Trojan). The tool-based Trojan insertion facilitate a comprehensive evaluation against large number of diverse Trojan implementations and application of data mining for trust verification. Finally, with experimental measurements from a fabricated PCB, we analyze the stealthiness of the Trojan designs.

研究の動機と目的

• PCBレベルのハードウェアトロイ対策の評価に用いる標準化され、公開可能なベンチマークの不足に対処する。
• 再現性や技術間比較を阻害する手作業によるトロイモデルの限界を克服する。
• 多様で自動生成されたトロイインスタンスを用いて、信頼性の高い大規模かつ体系的な信頼性検証技術の評価を可能にする。
• 製造後における部品挿入という特徴を考慮し、ICレベルの脅威とは区別される、PCBレベルのトロイに特化した分類法を構築する。
• 機械学習などのデータ駆動型アプローチを支援するため、トロイ感染PCBの代表的で大規模なデータセットを提供する。

提案手法

• 挿入フェーズ、抽象化レベル、活性化メカニズム、ペイロード影響、配置場所、物理的特性に基づいて、PCBレベルのトロイの包括的で拡張可能な分類法を構築する。
• 多様なトロイ機能を実現するため、5つのトリガー・テンプレート（例：4入力AND、8入力ミックス論理）と3つのペイロード・テンプレート（XOR、MUX）を設計する。
• PCBネットリスト、トロイテンプレート、設定入力を入力として受け取り、対象設計に自動的にトロイを挿入するツールフローを実装する。
• 特定のノードにトロイコンポーネントを挿入可能にするために、PCBをグラフ構造（$G_{PCB}$）として表現する。
• KiCADを用いて変更されたグラフをネットリスト形式に変換し、レイアウト生成と設計ルールチェック（DRC）を可能にする。
• KiCADのツールを用いた接続性チェックとDRC検証により、挿入されたトロイの正しさと製造可能性を確認する。

実験結果

リサーチクエスチョン

• RQ1 PCBサプライチェーン固有の脅威表面を捉えるために、包括的かつ拡張可能な基板レベルトロイの分類法をどのように定義できるか？
• RQ2 実際のPCB設計への自動的トロイ挿入は、機能的正しさと物理的実現可能性を保った上で、どの程度達成可能か？
• RQ3 多様な基板レベルトロイのサイドチャnelフットプリントは何か？通常の運用条件下でどれほど隠蔽されているか？
• RQ4 大規模で公開可能なトロイ感染PCBベンチマークスイートは、信頼性検証技術のより信頼性の高い比較的評価を可能にするか？
• RQ5 異なるトロイ設定（トリガーとペイロードの組み合わせ）は、電流消費と信号漏洩の観点から、検出可能性にどのように影響を与えるか？

主な発見

• 本フレームワークは、10個のオープンソースPCB設計に5つのトリガーと3つのペイロードを組み合わせることで、150のユニークなトロイ感染PCBベンチマークを生成した。
• 実装されたPCBプラットフォームでは、トロイの活性化に伴い電流消費がわずかに増加するのみ（最大3.5％）であり、電力分析による検出は極めて困難であることが示された。
• 接続性と設計ルールチェックにより、すべての挿入トロイの正しさと製造可能性が確認され、ツールフローの信頼性が裏付けられた。
• サイドチャネル解析の結果、MUXによる信号の破壊や漏洩といった機能的変更でさえ、事前知識がなければ検出が困難であることが明らかになった。
• 本ツールフローは、スケーラブルで、再現可能かつ再現可能なベンチマーク生成を可能にし、今後の自動信頼性検証研究を支援する。
• ベンチマークスイートの公開（[19]経由）により、PCB信頼保証分野における新規対策の標準化された評価と比較が可能になった。