[論文レビュー] An Iterated Hybrid Fast Parallel FIR Filter

Keshab K. Parhi|arXiv (Cornell University)|Jan 22, 2026

Digital Filter Design and Implementation被引用数 0

ひとこと要約

要約: 本論文は、高速ハイブリッド並列FIRフィルタを提案する。 innerレイヤーで転置2並列FFAを繰り返し、外層で直接形2並列FFAを用いることで、従来の反復FFAアプローチと比較してハードウェア加算を削減する。

ABSTRACT

This paper revisits the design and optimization of parallel fast finite impulse response (FIR) filters using polyphase decomposition and iterated fast FIR algorithms (FFAs). Parallel FIR filtering enhances computational efficiency and throughput in digital signal processing (DSP) applications by enabling the simultaneous processing of multiple input samples. We revisit a prior approach to design of fast parallel filter architectures by using the iterated FFA approach where the same primitive filter, such as 2-parallel, is iterated to design the fast parallel filter. In this paper, we present yet another novel iterated fast parallel FIR filter, referred to as the fast hybrid filter. The hybrid filter iterates a transposed 2-parallel fast FIR filter in all the inner layers and a direct-form 2-parallel fast FIR filter in the outermost layer, resulting in reduced hardware complexity. Such an iterated hybrid approach has not been presented before. We show that the hybrid fast parallel filters require less number of additions compared to prior approaches.

研究の動機と目的

• polyphase分解を用いたDSPアプリケーション向けの低複雑度・高スループットFIRフィルタリングを動機づける。
• 反復型高速FIRアルゴリズムを再検討・最適化し、新しいハイブリッド並列FIR構造を設計する。
• ハイブリッド手法がハードウェア加算を削減し、遅延要素の分布を分析する。
• 既存の高速畳み込みおよび反復FFA設計と比較する指標を提供する。

提案手法

• polyphase（偶/奇）分解を用いて、2のべき乗並列FIRフィルタを形成する。
• 反復高速畳み込み構造（FFAs）を適用して並列フィルタを実現する。まず標準形で、次に内部/外部形を混用したハイブリッドとして。
• 2^n並列フィルタのハードウェア指標（加算および遅延要素）を導出し、構造の行列/置換表現を提供する。
• 提案する高速ハイブリッドFFAを、加算と遅延の観点で高速畳み込みおよび従来の反復FFAと比較する。
• ハイブリッド対従来の反復アーキテクチャにおけるサブ構造共有と遅延要素の分布を論じる。

実験結果

リサーチクエスチョン

• RQ1 ハイブリッド（内部転置形＋外部直接形）反復で、2^n並列高速FIRフィルタの加算数を削減できるか。
• RQ2 ハイブリッドアプローチは従来の反復FFA構造と比べて必要な遅延要素の数にどう影響するか。
• RQ3 16-, 64-, 256並列実装の定量的トレードオフ（加算 vs 遅延要素）はどうなるか。
• RQ4 提案設計はpolyphase分解下の標準的な高速FIRフィルタリングと同等性を維持するか。

主な発見

Design	16-parallel A.	D.	64-parallel A.	D.	256-parallel A.	D.
Fast Convolution	310	15	3,262	63	31,270	255
Iterated FFA	260	40	2,660	364	25,220	3,280
Hybrid FFA	241	21	2,449	153	23,161	1,221

• 高速ハイブリッドフィルタは、16-, 64-, 256並列構成全体で従来の高速並列フィルタ設計よりも加算数が少ない。
• 4並列および8並列のハイブリッド構造は、サブ構造共有により加算および遅延要素の削減を示す。
• 16-, 64-, 256並列の場合、ハイブリッド設計は比較対象（高速畳み込み、反復FFA、ハイブリッドFFA）の中で最も少ない加算数を使用する。
• 高速ハイブリッドフィルタの遅延要素分布はサブフィルタ全体でバランスが取れており、一部の反復FFAアーキテクチャとは異なり遅延が出力側に蓄積しにくい。
• ハイブリッドおよび反復構造を表現するための、対角/クレメル積表現を含む明示的な行列形式が提供される。