[論文レビュー] An Iterative Interference Cancellation Algorithm for Large Intelligent Surfaces

Jesús Rodríguez Sánchez, Fredrik Rusek+2 more|arXiv (Cornell University)|Nov 25, 2019

Advanced Wireless Communication Technologies参考文献 6被引用数 10

ひとこと要約

本稿では、大規模知能表面（LIS）向けに、パネルベースの処理による分散型アップリンク検出を可能にする反復型干渉キャンセレーション（IIC）アルゴリズムを提案する。このアルゴリズムは、特異値分解を用いた局所的エ Qualizer設計とパネル間データ交換を活用し、従来手法と比較して少ないパネルあたり出力数で高いスペクトル効率を達成する一方で、低減された一致フィルタ（RMF）ベースラインを著しく上回る。

ABSTRACT

The Large Intelligent Surface (LIS) concept is a promising technology aiming to revolutionize wireless communication by exploiting spatial multiplexing at its fullest. Despite of its potential, due to the size of the LIS and the large number of antenna elements involved there is a need of decentralized architectures together with distributed algorithms which can reduce the inter-connection data-rate and computational requirement in the Central Processing Unit (CPU). In this article we address the uplink detection problem in the LIS system and propose a decentralize architecture based on panels, which perform local linear processing. We also provide the sum-rate capacity for such architecture and derive an algorithm to obtain the equalizer, which aims to maximize the sum-rate capacity. A performance analysis is also presented, including a comparison to a naive approach based on a reduced form of the matched filter (MF) method. The results shows the superiority of the proposed algorithm.

研究の動機と目的

• 大規模なアレイアンテナを備えた大規模知能表面（LIS）における集中型処理の高コストな計算負荷とバックホール負荷を軽減すること。
• 接続データレートの低減とパイプライン化されたエ Qualizer計算を可能にするパネルベースの分散型アーキテクチャを構築すること。
• 局所的処理と反復型干渉キャンセレーションを用いた最適エ Qualizer設計により、アップリンクにおける和レート容量を最大化すること。
• パネルサイズ、パネルあたりの出力数、および全体のシステム性能との間の性能トレードオフを提示すること。

提案手法

• LISはP個の正方形パネルに分割され、各パネルはM_p個のアンテナ素子とN_p個の出力を持つ。パネル間データ交換はダッシュチェイン接続ネットワークで実現される。
• 各パネルは、プレコードドチャネル行列と、直前のパネルの有効干渉行列に基づく干渉キャンセレーションを用いた局所的線形処理を実行する。
• エ Qualizerは、有効チャネル行列を干渉共分散でスケーリングしたものの特異値分解を用いて、和レート容量式を最大化することで導出される。
• 反復的に干渉キャンセレーション行列を更新し、蓄積された干渉の固有値分解を用いることで、和レートが単調に増加することを保証する。
• バックプレーンは全パネルからの処理出力を集約し、CPUに送信して最終的なユーザーシンボル推定を実行する。
• 本手法はCPUにおける完全なチャネル状態情報に依存せず、局所処理と限定的なパネル間フィードバックに依存する。

実験結果

リサーチクエスチョン

• RQ1 大規模知能表面におけるアップリンク検出をどのように分散化すれば、中央プロセッサの計算負荷とバックホール要件を低減できるか？
• RQ2 分散型パネルベースアーキテクチャ下で和レート容量を最大化する最適エ Qualizer設計は何か？
• RQ3 パネルあたりの出力数（N_p）とパネルサイズは、達成可能な和レート容量とシステム性能にどのように影響するか？
• RQ4 提案された反復型干渉キャンセレーション（IIC）アルゴリズムは、低減された一致フィルタ（RMF）ベースラインに対してどの程度の性能向上を達成するか？
• RQ5 目標スペクトル効率を達成するために、パネルサイズ、パネル数、および総出力数の間にはどのようなトレードオフがあるか？

主な発見

• IICアルゴリズムは、N_pのすべてのテスト値および2つのパネルサイズにおいて、低減された一致フィルタ（RMF）ベースラインを上回る高い和レート容量を達成する。
• 小パネル構成（20cm×20cm）は、同じ性能目標を達成するために必要なパネルあたり出力数が少なく、チャネル容量限界に早く収束する。
• 同じ総出力数（N）の場合、大パネル構成（1m×1m）は小パネル構成よりも優れた和レート性能を達成する。
• IICアルゴリズムは反復毎に和レート容量が単調に増加し、干渉共分散行列の固有値分解によりこれを証明できる。
• IICとRMFの性能差により、特定の構成に応じて、目標和レートを達成するためのパネルあたり出力数を最大50％まで削減可能である。
• ダッシュチェインによるパネル間接続により、物理リソースブロックに跨るエ Qualizer計算のパイプライン化が可能となり、リアルタイム動作をサポートする。