[論文レビュー] Analog pile-up circuit technique using a single capacitor for the readout of Skipper-CCD detectors

M. Sofo Haro, Claudio Chavez+9 more|arXiv (Cornell University)|Aug 20, 2021

CCD and CMOS Imaging Sensors参考文献 24被引用数 7

ひとこと要約

本論文は、スカイパー-CCD検出器からの複数回の非破壊的サンプリングを1つのコンデンサを用いた二重スロープ積分回路（DSI）で蓄積することで、サブエレクトロンノイズを実現するアナログリードアウト回路「スキッパー-CDS」を提案する。DSIコンデンサを積分とサンプルの積み上げの両方の目的に活用することで、400サンプルの平均をとった後、ピクセルあたり0.2 e⁻ RMSのリードアウトノイズを達成し、大規模な検出器においてシステムの複雑さとサンプリング要件を顕著に低減した。

ABSTRACT

With Skipper-CCD detectors it is possible to take multiple samples of the charge packet collected on each pixel. After averaging the samples, the noise can be extremely reduced allowing the exact counting of electrons per pixel. In this work we present an analog circuit that, with a minimum number of components, applies a double slope integration (DSI), and at the same time, it averages the multiple samples producing at its output the pixel value with sub-electron noise. For this prupose, we introduce the technique of using the DSI integrator capacitor to add the skipper samples. An experimental verification using discrete components is presented, together with an analysis of its noise sources and limitations. After averaging 400 samples it was possible reach a readout noise of 0.2\,$e^-_{RMS}/pix$, comparable to other available readout systems. Due to its simplicity and significant reduction of the sampling requirements, this circuit technique is of particular interest in particle experiments and cameras with a high density of Skipper-CCDs.

研究の動機と目的

• ダークマターおよびニュートリノ実験で用いられるスキッパー-CCD検出器向けに、低複雑性でスケーラブルなアナログリードアウトシステムを開発すること。
• マルチピクセルで高密度なスキッパー-CCDアレイにおいて、部品数とデジタル処理の負荷を最小限に抑えることで、サンプリングおよび処理の負担を軽減すること。
• 非破壊的サンプルのアナログ統合と平均化を通じて、サブエレクトロンノイズ性能を達成すること。
• 大規模実験における高コスト、スケーラビリティの制限、放射能純度の制約といった、デジタルベースのリードアウトシステムの限界を是正すること。

提案手法

• スキッパー-CDS回路は、二重スロープ積分回路（DSI）構成において、1つの演算増幅器と1つの積分コンデンサ（C）を用いて、相関二重サンプリング（CDS）とサンプル平均化を同時に実行する。
• DSIコンデンサを用いて、繰り返しの積分ウィンドウ中にピアドと信号レベルの入力を切り替えることで、複数のスキッパー・サンプルを蓄積する。
• この回路は、積分されたピアドと信号の差分を計算することで、リセットノイズとホワイトノイズを効果的に排除する二重スロープ積分技術を採用している。
• 出力電圧は、ピクセルあたりの平均電荷に比例し、サンプル数（𝑁𝑠𝑘𝑝）に応じて√𝑁𝑠𝑘𝑝のスケーリングによりノイズ低減が実現される。
• オペアンプ、スイッチ、リークージェネレーターからのノイズ寄与を最小限に抑えるために、コンデンサ値、プリアンプゲイン、RC時間定数の最適化が行われた。
• 実験的妥当性確認として、離散部品を用いた実装が行われ、1～400サンプルのさまざまなサンプル数におけるノイズが測定され、デジタルLTAシステムと比較された。

実験結果

リサーチクエスチョン

• RQ1 DSI構成における1つのコンデンサを、積分と複数のスキッパー・サンプルの積み上げの両方の目的に使用することで、別個の平均化回路の必要性を排除できるか？
• RQ2 このような簡素化されたアナログアーキテクチャをスキッパー-CCD検出器に適用した場合、達成可能なリードアウトノイズ性能はどの程度か？
• RQ3 スイッチおよびコンデンサ自体のリークージェネレーターが、信号劣化を顕著に引き起こさない範囲で、平均化可能な最大サンプル数にどのような制限を及えるか？
• RQ4 オペアンプおよびスイッチのノイズに与える影響を低減するために、プリアンプゲインとコンデンサ値をどの程度最適化できるか？
• RQ5 この回路設計は、数千個のスキッパー-CCDを含むマルチピクセルシステムにスケーリング可能であり、デジタルベースのリードアウトシステムに代わる低コストで低複雑性の代替手段を提供できるか？

主な発見

• スキッパー-CDS回路は、400個のスキッパー・サンプルを平均化した後、ピクセルあたり0.2 e⁻ RMSのリードアウトノイズを達成し、サブエレクトロンノイズ性能を実証した。
• ノイズ性能は主にリセットスイッチ（SW_RST）のリークージェネレーターに起因しており、これが信号のフェーディングを引き起こし、測定されたノイズフロアに寄与している。
• ADCのノイズフロアは7 ADU（1サンプルあたり約0.32 e⁻に相当）と測定され、サンプル数に関係なく一定であったため、平均化によって低減されていないことが確認された。
• 最大サンプル数はコンデンサのリークージェネレーターとスイッチのリークージェネレーターによって制限されており、0.01 nAのリークージェネレーター電流の場合、理論的な信号減衰時間は約4.5 msである。
• ピクセルリードアウト時間は17.4 ms（うち9.4 msが電荷移動に要する）であり、積分時間よりも支配的であり、高速動作における有効なサンプル数を制限している。
• コンデンサ1個と最小限の部品で構成される回路のシンプルさは、大規模なスキッパー-CCDアレイにおいて、スケーラブルで低コストかつ放射能純度の高いリードアウトシステムに非常に適している。