[論文レビュー] Architectural Techniques for Improving NAND Flash Memory Reliability

Yixin Luo|arXiv (Cornell University)|Aug 12, 2018

Advanced Data Storage Technologies参考文献 196被引用数 17

ひとこと要約

本学位論文は、高価なエラー訂正符号（ECC）に依存するのではなく、ワークロードおよびデバイス特性を活用することで、低コストでNANDフラッシュメモリの信頼性を向上させるアーキテクチャレベルの技術を提案する。WARM（書き込みホットネスに配慮したリフレッシュ）を導入し、Studentのt分布およびパワー則分布を用いたオンライン閾値電圧モデル、3次元NAND向けの保持エラー低減のためのURTモデル、および新規のエラー低減技術を提案することで、最小限のオーバーヘッドで原始的なビットエラー率を顕著に低減する。

ABSTRACT

Raw bit errors are common in NAND flash memory and will increase in the future. These errors reduce flash reliability and limit the lifetime of a flash memory device. We aim to improve flash reliability with a multitude of low-cost architectural techniques. We show that NAND flash memory reliability can be improved at low cost and with low performance overhead by deploying various architectural techniques that are aware of higher-level application behavior and underlying flash device characteristics. We analyze flash error characteristics and workload behavior through experimental characterization, and design new flash controller algorithms that use the insights gained from our analysis to improve flash reliability at a low cost. We investigate four directions through this approach. (1) We propose a new technique called WARM that improves flash reliability by 12.9 times by managing flash retention differently for write-hot data and write-cold data. (2) We propose a new framework that learns an online flash channel model for each chip and enables four new flash controller algorithms to improve flash reliability by up to 69.9%. (3) We identify three new error characteristics in 3D NAND through a comprehensive experimental characterization of real 3D NAND chips, and propose four new techniques that mitigate these new errors and improve 3D NAND reliability by up to 66.9%. (4) We propose a new technique called HeatWatch that improves 3D NAND reliability by 3.85 times by utilizing self-healing effect to mitigate retention errors in 3D NAND.

研究の動機と目的

• エラー余裕が縮小し、エラー率が上昇する高密度NANDフラッシュメモリにおける信頼性の向上課題に対処する。
• フラッシュコントローラーの知能およびデバイス／ワークロード特性を活用することで、高コストで高オーバーヘッドを伴うエラー訂正符号（ECC）への依存を低減する。
• 特定のエラー種別および運用状態に適合した適応的で低オーバーヘッドのコントローラーアルゴリズムにより、フラッシュメモリの寿命およびエラー率を向上する。
• 3次元NANDフラッシュメモリのエラーおよび自己回復効果を包括的に特徴づけ、標的的な信頼性向上を可能にする。
• パフォーマンスや容量コストを増加させることなく、アイドルなコントローラーリソースを活用してバックグラウンドでの信頼性最適化を実現する技術を開発する。

提案手法

• 書き込みホットネスに配慮したフラッシュコントローラー・アルゴリズムWARMを提案し、書き込みホットと書き込みコールドのデータを区別することで、不要なリフレッシュ操作を削減し、フラッシュ寿命を延長する。
• Studentのt分布およびパワー則分布を用いたオンラインフラッシュチャネルモデルを設計し、低遅延で時間経過に伴う閾値電圧分布の変化を正確に予測する。
• 3次元NANDフラッシュにおける保持損失およびプログラム精度に及ぼす滞在時間と温度の影響を捉えるために、統合的自己回復および温度（URT）モデルを開発する。
• HeatWatchを導入し、滞在時間および温度に応じて読み取りリファレンス電圧を動的に調整することで、初期保持エラーを低減する。
• 3次元NANDフラッシュメモリで新たに同定された3つのエラー種別を、その特異な構造の実験的特徴づけに基づいて、4つの新規コントローラーメカニズムで低コストで低減する。
• 複数のフラッシュチップおよびワークロードを対象とした厳密な実験的特徴づけを実施し、エラーのパターンを同定し、提案手法の有効性を検証する。

実験結果

リサーチクエスチョン

• RQ1 ワークロードの書き込みホットネスに応じてフラッシュコントローラー・アルゴリズムをどのように適合させれば、不要なリフレッシュ操作を削減し、フラッシュ寿命を延長できるか？
• RQ2 リアルタイムの信頼性管理を実現するため、NANDフラッシュメモリにおける時間変動する閾値電圧分布を正確かつ効率的に予測できる統計モデルは何か？
• RQ3 滞在時間と温度が3次元NANDフラッシュにおける保持損失およびプログラム精度にどのように影響するか、またその影響をモデル化し、エラー低減に活用できるか？
• RQ4 3次元構造およびセル設計に起因する3次元NANDフラッシュに新たに現れるエラー特性は何か、そして低コストでどのように低減できるか？
• RQ5 パフォーマンスを低下させたり容量を消費したりすることなく、アイドルなコントローラーリソースを活用してバックグラウンドでの信頼性最適化を実現できるか？

主な発見

• WARMは、書き込みホットと書き込みコールドのデータを区別することで、不要なリフレッシュ操作を削減し、最小限のハードウェアおよびパフォーマンスオーバーヘッドでフラッシュメモリの寿命を顕著に延長する。
• Studentのt分布およびパワー則分布は、NANDフラッシュにおける閾値電圧分布の正確な低遅延モデリングを可能にし、従来の解析的モデルを上回る性能を示す。
• URTモデルは、滞在時間と温度が保持エラーに与える影響を正確に捉えており、3次元NANDフラッシュにおける正確なエラー低減を可能にする。
• HeatWatchは、滞在時間および温度のリアルタイムな状態に基づいて読み取りリファレンス電圧を動的に調整することで、原始的なビットエラー率を低減し、初期保持エラーを効果的に緩和する。
• 本研究では、3次元NANDフラッシュメモリに新たに同定された3つのエラー特性を特定した。そのうち2つはモデル化され、4つの新規コントローラーメカニズムにより低減され、顕著なエラー率の低減が達成された。
• 提案手法により、SSDのコールドストレージにおける信頼性向上が効果的に実現可能となり、例えばTLC/QLCモードでの積極的なスケーリングが可能になり、ビット単位コストを削減しつつデータ整合性を損なわない。