[論文レビュー] Automated Space/Time Scaling of Streaming Task Graph

Hossein Omidian, Guy Lemieux|arXiv (Cornell University)|Jun 12, 2016

Parallel Computing and Optimization Techniques参考文献 7被引用数 3

ひとこと要約

本論文は、FPGA 上のメガスケール並列プロセッサアレイ（MPPA）を対象とした、ストーミングタスクグラフ（STG）の自動的ハイレベル合成（HLS）ツールを提示する。ノードの複製、分割、結合を通じて、動的かつ面積/スループットのトレードオフを実現する。空間的・時間的スケーリングの最適化には、整数線形プログラミング（ILP）と新規ヒューリスティクスを併用し、結果としてヒューリスティクスが、形式的手法では到達できない優れた設計ポイントを発見し、ILPを上回ることを示している。

ABSTRACT

In this paper, we describe a high-level synthesis (HLS) tool that automatically allows area/throughput trade-offs for implementing streaming task graphs (STG). Our tool targets a massively parallel processor array (MPPA) architecture, very similar to the Ambric MPPA chip architecture, which is to be implemented as an FPGA overlay. Similar to Ambric tools, our HLS tool accepts a STG as input written in a subset of Java and a structural language in the style of a Kahn Processing Network (KPN). Unlike the Ambric tools, our HLS tool analyzes the parallelism internal to each Java "node" and evaluates the throughput and area of several possible implementations. It then analyzes the full graph for bottlenecks or excess compute capacity, selects an implementation for each node, and even considers replicating or splitting nodes while either minimizing area (for a fixed throughput target), or maximizing throughput (for a fixed area target). In addition to traditional node selection and replication methods used in prior work, we have uniquely implemented node combining and splitting to find a better area/throughput trade-off. We present two optimization approaches, a formal ILP formulation and a heuristic solution. Results show that the heuristic is more flexible and can find design points not available to the ILP, thereby achieving superior results.

研究の動機と目的

• FPGA 上のMPPAアーキテクチャを対象とした、ストーミングタスクグラフ（STG）の自動的かつハイレベルな合成を可能にすること。
• タスクグラフのコンponentsのランタイム最適化を通じて、動的かつ面積/スループットのトレードオフをサポートすること。
• 従来の複製と選択に加えて、ノードの結合と分割を導入することで、先行研究を改善すること。
• スケーラブルな設計空間探索のための形式的（ILP）およびヒューリスティクス最適化戦略を開発すること。
• ヒューリスティクスがILPベースの手法に比べて優れた設計ポイントを発見できることを実証すること。

提案手法

• ツールは、Java のサブセットおよびKahnプロセスネットワーク（KPN）スタイルの構造的言語で記述されたSTGを受け入れる。
• 各STGノード内の内在的並列性を分析し、スループットと面積の複数の実装オプションを評価する。
• システムレベルの分析を実施し、グラフ全体におけるボトルネックや計算リソースの未利用状態を特定する。
• ノードの複製、分割、結合を適用して、多様な面積/スループットのトレードオフを探索する。
• 最適化を整数線形計画問題（ILP）として定式化し、形式的解法を提供するとともに、広範な探索を実現するためのヒューリスティクスを実装する。
• ヒューリスティクスにより、ILPでは実現できない設計ポイントが発見可能となり、柔軟性と性能が向上する。

実験結果

リサーチクエスチョン

• RQ1 自動化されたHLSツールは、MPPAアーキテクチャのストーミングタスクグラフの設計空間を効果的に探索できるか？
• RQ2 従来の複製と選択に比べ、ノードの結合と分割は面積/スループットのトレードオフをどのように改善するか？
• RQ3 ヒューリスティクスとILPベースの最適化の相対的な性能は、最適設計ポイントの特定においてどう異なるか？
• RQ4 ヒューリスティクスアプローチは、形式的ILP定式化では到達できない優れた設計ポイントを発見できるか？
• RQ5 提案手法は、固定面積制約下でのスループット向上、または固定スループット目標下での面積削減において、どの程度効果を発揮するか？

主な発見

• ヒューリスティクス最適化アプローチは、ILP定式化では到達できない設計ポイントを発見し、設計空間探索における柔軟性の向上を示している。
• 特に複雑で不規則なタスクグラフにおいて、ヒューリスティクスはILPよりも優れた面積/スループットのトレードオフを達成している。
• ノードの結合と分割技術により設計空間が著しく拡大され、ハードウェアリソースのより良い活用が可能になった。
• ツールは、面積最小化（固定スループット）およびスループット最大化（固定面積）の両方の設計目的を効果的にサポートしている。
• 結果として、FPGAベースのMPPAアーキテクチャにおけるストーミングワークロード向けに、ランタイム認識最適化を組み込んだハイレベル合成の有効性が検証された。