[論文レビュー] Automatic Hardware Synthesis for a Hybrid Reconfigurable CPU Featuring Philips CPLDs

Bernardo Kastrup|ArXiv.org|Nov 12, 1998

Embedded Systems Design Techniques参考文献 7被引用数 5

ひとこと要約

本論文は、再構成可能ユニットとしてPhilips XPLA2 CPLDを用いたハイブリッド再構成可能CPU向けの自動ハードウェア合成フレームワークを提示する。時間的に制限のあるアセンブリ言語コード・セグメントを、プログラマーの干渉なしに、透明で高水準な方法でカスタムハードウェア・ネットリストにコンパイル可能にし、性能向上を実現する。実用的応用例を通じて、有効なハードウェア加速が実証されている。

ABSTRACT

A high-level architecture of a Hybrid Reconfigurable CPU, based on a Philips-supported core processor, is introduced. It features the Philips XPLA2 CPLD as a reconfigurable functional unit. A compilation chain is presented, in which automatic implementation of time-critical program segments in custom hardware is performed. The entire process is transparent from the programmer's point of view. The hardware synthesis module of the chain, which translates segments of assembly code into a hardware netlist, is discussed in details. Application examples are also presented.

研究の動機と目的

• PhilipsがサポートするコアプロセッサとXPLA2 CPLDを統合した、動的ハードウェアカスタマイズを可能にするハイブリッド再構成可能CPUアーキテクチャの設計。
• 時間的に制限のあるコード・セグメントを、プログラマーの認識なしにカスタムハードウェアに自動マッピングする、透明なコンパイルチェーンの開発。
• アセンブリコードをCPLDにデプロイ可能なハードウェア・ネットリストに変換するハードウェア合成モジュールの実装。
• 実応用例を通じて、このアプローチの実現可能性と性能上の利点を実証すること。
• 重要なソフトウェアルーチンを再構成可能ハードウェアにオフロードすることにより、実行時における性能最適化を可能にすること。

提案手法

• システムは、コアプロセッサにPhilips XPLA2 CPLDを再構成可能機能ユニットとして統合した高水準なアーキテクチャを採用する。
• ハードウェア合成モジュールが選択されたアセンブリコード・セグメントをハードウェア・ネットリストに変換するコンパイルチェーンを構築する。
• 合成プロセスは完全に自動的であり、プログラマーの視点からは透明に動作する。
• 関数的正しさを保持すると同時に、CPLD上の面積と速度の最適化を図るマッピングアルゴリズムを用いてネットリストを生成する。
• 動的再構成をサポートしており、実行時に異なるハードウェア機能をロード可能である。
• 合成フローの検証および性能向上の実証のために、応用例が用いられる。

実験結果

リサーチクエスチョン

• RQ1 ハイブリッドCPUアーキテクチャにおいて、時間的に制限のあるソフトウェアルーチンを再構成可能ハードウェアに自動的にマッピングする方法は何か？
• RQ2 一般用途CPU拡張部として、Philips XPLA2 CPLDを再構成可能ユニットとして使用する可行性は何か？
• RQ3 ハードウェア合成プロセスを完全に自動化し、プログラマーに対して透明にできるか？
• RQ4 重要なコード・セグメントをカスタムハードウェアにオフロードすることで、どの程度の性能向上が達成できるか？
• RQ5 コンパイルチェーンは、アセンブリからネットリストへの変換過程で関数的正しさをどのように保証するか？

主な発見

• ハードウェア合成モジュールは、時間的に制限のあるアセンブリコード・セグメントをXPLA2 CPLD用の有効なハードウェア・ネットリストに成功して変換した。
• 全コンパイルプロセスがプログラマーに対して透明であり、手動でのハードウェア設計が一切不要であった。
• このアプローチにより、重要なソフトウェアルーチンのハードウェア加速を通じて性能向上が実現された。
• 応用例を通じて、フレームワークが実世界のシナリオにおいて実用的であることが実証された。
• システムは実行時再構成をサポートしており、ハードウェア機能の動的適応が可能であった。
• 高水準なコンパイルチェーンの使用により、ハードウェア・ソフトウェア共同設計の開発時間と複雑さが削減された。