[論文レビュー] Bias-dependent intrinsic RF thermal noise modeling and characterization of single layer graphene FETs

Nikolaos Mavredakis, Aníbal Pacheco-Sánchez+5 more|arXiv (Cornell University)|Apr 23, 2021

Graphene research and applications参考文献 46被引用数 9

ひとこと要約

本稿では、バイアス依存性、速度飽和、グラフェンの縮重性を考慮した、短チャネル単層グラフェンFETにおける内在的RF熱雑音の物理的コンactモデルを提示する。このモデルは、フィッティングパラメータを一切用いずに、広い範囲のドレイン電流において実験的ドレイン電流雑音スペクトル密度（SID）、過剰雑音因子γ、内在的雑音抵抗RnINTを正確に予測しており、高キャリア密度における雑音の飽和傾向を明らかにするとともに、速度飽和を無視した場合にγが30％低く見積もられることを示している。

ABSTRACT

In this article, the bias-dependence of intrinsic channel thermal noise of single-layer graphene field-effect transistors (GFETs) is thoroughly investigated by experimental observations and compact modeling. The findings indicate an increase of the specific noise as drain current increases whereas a saturation trend is observed at very high carrier density regime. Besides, short-channel effects like velocity saturation also result in an increment of noise at higher electric fields. The main goal of this work is to propose a physics-based compact model that accounts for and accurately predicts the above experimental observations in short-channel GFETs. In contrast to long-channel MOSFET based models adopted previously to describe thermal noise in graphene devices without considering the degenerate nature of graphene, in this work a model for short-channel GFETs embracing the 2D materials underlying physics and including a bias dependency is presented. The implemented model is validated with de-embedded high frequency data from two short-channel devices at Quasi-Static region of operation. The model precisely describes the experimental data for a wide range of low to high drain current values without the need of any fitting parameter. Moreover, the consideration of the degenerate nature of graphene reveals a significant decrease of noise in comparison with the non degenerate case and the model accurately captures this behavior. This work can also be of outmost significance from circuit designers aspect, since noise excess factor, a very important figure of merit for RF circuits implementation, is defined and characterized for the first time in graphene transistors.

研究の動機と目的

• 短チャネルグラフェンFETにおける内在的チャネル熱雑音の物理的コンパクトモデルを、バイアス依存性および短チャネル効果を考慮して開発すること。
• グラフェンの縮重度が雑音挙動に顕著に影響することを、雑音モデルに組み込むこと。
• 2つの短チャネルGFETからのデエンベッド化された高周波Sパラメータおよび雑音データと、モデルを実験的に検証すること。
• グラフェントランジスタにおける過剰雑音因子γを、RF回路設計の主要指標として、初めて定義し、特徴づけること。
• フィッティングパラメータを一切必要とせず、低〜高ドレイン電流領域にわたりモデルの正確性を示すこと。

提案手法

• 2次元キャリア輸送および速度飽和を組み込んだ、グラフェンFETの化学ポテンシャル定式化に基づく、ドレイン電流雑音スペクトル密度（SID）のコンパクトな解析的モデルを導出する。
• 縮重度領域（高電子密度、フェルミ準位がディラック点に近い）における、バイアス依存の雑音パワースペクトル密度（PSD）の定式化を導入する。
• 準静的（QS）近似を用いて、内在的熱雑音の周波数不変性を分離し、低周波雑音測定と直接比較可能にする。
• デエンベッド技術を適用して、測定されたSパラメータから内在的Yパラメータおよび雑音データを抽出し、モデルの正確な検証を保証する。
• トランスコンダクタンスおよびアドミittanceパラメータを用いて、実際の雑音と最小限の可能雑音（熱雑音）の比から過剰雑音因子γを導出する。
• Al2O3ゲート、CVD成長による単層GFET（チャネル長200 nmおよび300 nm）の実験データを用いてモデルを検証し、さまざまなVGSおよびVDS条件下で評価する。

実験結果

リサーチクエスチョン

• RQ1 短チャネルグラフェンFETにおける内在的熱雑音は、ドレイン電流およびキャリア密度の増加に伴いどのように変化するか？
• RQ2 短チャネルGFETにおける速度飽和が、高電界領域における熱雑音の増加に及ぼす影響はどの程度か？
• RQ3 高キャリア密度におけるグラフェンの縮重度（高密度）は、非縮重度モデルと比較して、内在的チャネル雑音にどのように影響を与えるか？
• RQ4 物理的コンパクトモデルが、フィッティングパラメータを一切用いずに、広いバイアス範囲においてSID、γ、RnINTを正確に予測できるか？
• RQ5 グラフェンFETにおける過剰雑音因子γの挙動はどのようなものか？また、従来のMOSFETモデルと比較してどう異なるか？

主な発見

• 内在的ドレイン電流雑音スペクトル密度（SID）はドレイン電流に比例して増加し、高キャリア密度では飽和的傾向を示す。これはCMOSデバイスの観察と類似している。
• 過剰雑音因子γは、高ドレイン電流（例：EG5で約1.8 mA、EG8で約1.4 mA）において3〜4の値に達し、RF領域における顕著な雑音過剰を示している。
• モデルは、速度飽和を無視した場合にγが30％低く見積もられることを示しており、短チャネル効果を組み込むことの重要性を強調している。
• 強いp型領域において、内在的雑音抵抗RnINTは増加し、モデルの予測と実験データとが一致している。
• 最短のデバイス（EG5、L=200 nm）は、長いデバイス（EG8、L=300 nm）よりも高い雑音を示し、モデルはこのスケーリング特性を正確に捉えている。
• フィッティングパラメータを一切用いずに、全テストバイアス点で実験データと完全に一致しており、物理的整合性および予測能力の妥当性が確認された。