[論文レビュー] Biasing and Demodulation Firmware for Kilopixel TES Bolometer Arrays

Graeme Smecher, François Aubin+4 more|arXiv (Cornell University)|Aug 26, 2010

Superconducting and THz Device Technology参考文献 22被引用数 4

ひとこと要約

本論文は、ミリ波宇宙論におけるキロピクセル級遷移接合センサー（TES）ボロメータアレイに用いられるコンactで低消費電力なFPGAベースの周波数分割多重（FDM）システムを提示する。Xilinx Virtex-4 FPGAに実装されたデジタル信号処理アーキテクチャにより、混合信号バックエンドを置き換えることで、1ボロメータチャネルあたりの消費電力を90%以上削減した—アナログfMUXからの3.6 Wから250 mWにまで低下させ、宇宙背景放射の観測を目的としたストラトスフィアバルーンおよび将来の人工衛星ミッションへの展開を可能にした。

ABSTRACT

We describe the signal-processing firmware and software for a frequency-domain multiplexed (FDM) biasing and demodulation system that reads out Transition Edge Sensor (TES) bolometer arrays for mm-wavelength cosmology telescopes. This system replaces a mixed-signal readout backend with a much smaller, more power-efficient system relying on Field-Programmable Gate Arrays (FPGAs) for control, computation and signal processing. The new system is sufficiently robust, automated, and power efficient to be flown on stratospheric balloon-borne telescopes and is being further developed for satellite applications.

研究の動機と目的

• ミリ波領域のTESボロメータアレイで使用されている高消費電力で大型な混合信号読み出しバックエンドを、コンactで低消費電力なデジタル代替品に置き換えること。
• 熱負荷と消費電力を最小限に抑えることで、ストラトスフィアバルーン搭載望遠鏡および将来の人工衛星ミッションへの展開を可能にすること。
• FPGAベースの信号処理と自動制御ファームウェアを統合することで、システムの統合度と耐障害性を向上させること。
• 1本の配線あたり最大16個のボロメータを多重化できる高密度チャネル化を実現しながら、低雑音性能と広動態範囲を維持すること。
• 補助測定（例：ミラー表面のプロファイル測定、ウェーブプレートの角度センシング）にも対応可能な再構成可能なプラットフォームを構築すること。

提案手法

• Xilinx Virtex-4 FPGAにデジタルアップコンバータ（DUC）およびダウンコンバータ（DDC）アーキテクチャを実装し、TESボロメータ信号の周波数分割多重処理を実現すること。
• 4 Kで1つの直列SQUIDをトランスインダクタンスプリアンプとして使用し、信号増幅前に残留キャリア成分を抑制するノーリングコンブを適用すること。
• 周波数分割多重を用い、16個のボロメータ信号をそれぞれ固有のキャリア周波数で変調することで、1組の配線に多重化すること。
• デジタルベースバンド復調として、デジタルダウンコンバータ（DDC）とローパスフィルタリングを適用し、個々のボロメータ信号を回復すること。
• リアルタイム制御、キャリブレーション、データタイムスタンプのためのオンボードファームウェアを統合し、リモート設定と診断機能をサポートすること。
• DSP48ブロック、ブロックRAM（RAMB16）、スライスの効率的使用によりFPGAリソースの最適化を図り、6U VMEカード上に完全な設計統合を実現すること。

実験結果

リサーチクエスチョン

• RQ1 完全にデジタルでFPGAベースのFDMシステムは、混合信号アナログバックエンドと同等またはそれ以上の雑音性能を達成できるか？ また、電力とサイズを削減できるか？
• RQ2 FPGAベースの信号処理は、冷却されたTESアレイにおいて、1ボロメータチャネルあたりの熱負荷と消費電力をどの程度削減できるか？
• RQ3 チャネル密度を16チャネル/モジュールを超えて拡大する場合、デジタルFDMアーキテクチャはどの程度スケーラブルか？
• RQ4 同じデジタルプラットフォームを、画像取得以外の測定（例：ミラー表面のプロファイル測定やウェーブプレートの角度追跡）にも再利用可能か？
• RQ5 実際の現場環境下で、FPGAベースのTES読み出しシステムにおける電力効率とリソース利用の実用的限界は何か？

主な発見

• DFMUXは1ボロメータチャネルあたりの消費電力を250 mWにまで低減し、アナログfMUXシステム（1チャネルあたり3.6 W）と比較して93%の削減を達成した。
• 16:1の多重化比を達成し、アナログミドルウェアを含めた場合の消費電力は15.0 Wにとどまり、コンactな6U VMEフォームファクタで高密度チャネル化を実現した。
• FPGAリソースの使用効率は高く、Virtex-4 LX160 FPGA上で全設計がスライスの71%、RAMB16の94%、DSP48ブロックの58%を占めた。
• システムは再構成可能であり、南極望遠鏡の2次ミラー表面プロファイル測定や回転する半波長プレートの角度位置センシングといった補助測定にも成功して適応した。
• デジタルアーキテクチャは将来のスケーラビリティを支持しており、設計のスケーリングやポリフェーズフィルターバンクなどの高度技術を用いることで、チャネル密度を2倍または4倍に拡大可能である。
• システムは高高度バルーンミッションに耐えうる頑丈さを備えており、電力と熱的制約が厳しい環境下でも安定して動作することが、EBEXおよびPOLARBEARでの現地運用で検証された。