[論文レビュー] Boosting XML Filtering with a Scalable FPGA-based Architecture

Abhishek Mitra, Marcos R. Vieira+3 more|ArXiv.org|Sep 9, 2009

Advanced Database Systems and Queries参考文献 21被引用数 39

ひとこと要約

本論文は、XPathクエリを正規表現に変換し、FPGA上でそれらを実装することで、パub-subシステムにおけるXMLフィルタリングを加速する純ハードウェア、FPGAベースのアーキテクチャを提案する。このアプローチにより、1つのFPGAデバイス上でパースとフィルタリングを共存させることでプロセッサ間通信のオーバーヘッドを排除し、従来のソフトウェアまたはハイブリッドシステムと比較して10倍以上のスループット向上を達成する。

ABSTRACT

The growing amount of XML encoded data exchanged over the Internet increases the importance of XML based publish-subscribe (pub-sub) and content based routing systems. The input in such systems typically consists of a stream of XML documents and a set of user subscriptions expressed as XML queries. The pub-sub system then filters the published documents and passes them to the subscribers. Pub-sub systems are characterized by very high input ratios, therefore the processing time is critical. In this paper we propose a "pure hardware" based solution, which utilizes XPath query blocks on FPGA to solve the filtering problem. By utilizing the high throughput that an FPGA provides for parallel processing, our approach achieves drastically better throughput than the existing software or mixed (hardware/software) architectures. The XPath queries (subscriptions) are translated to regular expressions which are then mapped to FPGA devices. By introducing stacks within the FPGA we are able to express and process a wide range of path queries very efficiently, on a scalable environment. Moreover, the fact that the parser and the filter processing are performed on the same FPGA chip, eliminates expensive communication costs (that a multi-core system would need) thus enabling very fast and efficient pipelining. Our experimental evaluation reveals more than one order of magnitude improvement compared to traditional pub/sub systems.

研究の動機と目的

• 増加するデータ量と複雑化するフィルタリングワークロードに起因する、高スループットXMLベースのpub-subシステムにおけるパフォーマンスボトルネックを解消すること。
• 1つのFPGAデバイス上にXMLパーサとフィルタロジックを共存させることで、通信遅延を排除し、スループットを向上させること。
• 幅広いXPathクエリをサポートする純ハードウェアソリューションを用いて、スケーラブルで高スループットのXMLフィルタリングを実現すること。
• 既存のソフトウェアまたはハイブリッドハードウェア/ソフトウェアアーキテクチャと比較して、著しく高い処理レートを達成すること。

提案手法

• 効率的なハードウェアマッピングを可能にするために、ユーザー指定のXPathクエリを同等の正規表現に変換すること。
• 階層的なパス式を処理できるスケーラブルなスタックベースのアーキテクチャを用いて、FPGA上に正規表現エンジンを実装すること。
• XMLパーサとフィルタロジックを同じFPGAに統合することで、低遅延でパイプライン処理を可能にすること。
• 並列処理とハードウェアレベルの最適化を活用して、ストリーミングXMLドキュメントに対する高スループット処理を実現すること。
• 動的クエリ更新と効率的なリソース利用を可能にするモジュラでスケーラブルなFPGAアーキテクチャを設計すること。
• すべての処理ステージ（パース、マッチング、フィルタリング）を1つのFPGAデバイス内に保持することで、データ移動を最小限に抑えること。

実験結果

リサーチクエスチョン

• RQ1 純ハードウェアのFPGAベースアーキテクチャは、ソフトウェアまたはハイブリッドシステムと比較して、pub-subシステムにおけるXMLフィルタリングで著しく高いスループットを達成できるか？
• RQ2 どのようにしてXPathクエリを、効率的なFPGA実装に適した正規表現に効果的に変換できるか？
• RQ3 FPGA上で階層的なXMLパスクエリをスケーラブルかつ高スループットで処理するために、どのようなアーキテクチャ的手法が必要か？
• RQ4 1つのFPGAデバイス上にパースとフィルタリングロジックを共存させることで、遅延と通信オーバーヘッドはどの程度低減できるか？
• RQ5 このFPGAネイティブアプローチを用いることで、スループットとスケーラビリティの面でどの程度のパフォーマンス向上が達成できるか？

主な発見

• 提案されたFPGAベースのアーキテクチャは、従来のソフトウェアベースのpub-subシステムと比較して、10倍以上のスループット向上を達成している。
• 同じFPGAチップ上にパーサとフィルタを統合することで、高コストなプロセッサ間通信が排除され、効率的なパイプライン処理と低遅延動作が可能になった。
• オンチップスタックの使用により、幅広いパスクエリの効率的表現と処理が可能となり、複雑なXPathパターンをサポートしている。
• XPathを正規表現にマッピングするハードウェア実装により、リアルタイムXMLストリームワークロードに適した高スループットでスケーラブルな処理が実現された。
• 本システムは強力なスケーラビリティを示しており、高容量かつ低遅延を要するコンテンツベースルーティング環境への展開に適している。