[論文レビュー] Cache Bypassing and Checkpointing to Circumvent Data Security Attacks on STTRAM

Nitin Rathi, Asmit De+2 more|arXiv (Cornell University)|Mar 20, 2016

Advanced Memory and Neural Computing参考文献 5被引用数 3

ひとこと要約

本論文は、温度および磁場に敏感なため環境的改ざん攻撃に対して脆弱なスピン転送トルクRAM（STTRAM）に対するデータセキュリティ攻撃を防ぐために、キャッシュバイパスおよびチェックポイント技術を提案する。攻撃中は最後段階キャッシュを動的にバイパスし、定期的なチェックポイントから復元することで、50%の攻撃持続時間では平均8%のIPC低下、全期間攻撃では2%のエネルギーオーバーヘッドでエラーのない計算を維持する。

ABSTRACT

Spin-Transfer Torque RAM (STTRAM) is promising for cache applications. However, it brings new data security issues that were absent in volatile memory counterparts such as Static RAM (SRAM) and embedded Dynamic RAM (eDRAM). This is primarily due to the fundamental dependency of this memory technology on ambient parameters such as magnetic field and temperature that can be exploited to tamper with the stored data. In this paper we propose three techniques to enable error free computation without stalling the system, (a) stalling where the system is halted during attack; (b) cache bypass during gradually ramping attack where the last level cache (LLC) is bypassed and the upper level caches interact directly with the main memory; and, (c) checkpointing along with bypass during sudden attack where the processor states are saved periodically and the LLC is written back at regular intervals. During attack the system goes back to the last checkpoint and the computation continues with bypassed cache. We performed simulation for different duration and frequency of attack on SPLASH benchmark suite and the results show an average of 8% degradation in IPC for a one-time attack lasting for 50% of the execution time. The energy overhead is 2% for an attack lasting for the entire duration of execution.

研究の動機と目的

• SRAM や eDRAM などの揮発性メモリに存在しない、STTRAM に固有のデータセキュリティ脆弱性に対処すること。
• STTRAM の保存データに影響を与える可能性がある環境要因（温度や磁場）に起因するリスクを軽減すること。
• システムの停止を伴わず、攻撃中および攻撃後も継続的かつエラーのない計算を実現すること。
• システムのレジリエンスを確保しながら、パフォーマンスおよびエネルギーのオーバーヘッドを最小限に抑えること。

提案手法

• データ破損を防ぐために、攻撃が発生中はシステムを停止させるスターリングメカニズムを実装すること。
• 徐々に強化される攻撃の間は、最後段階キャッシュ（LLC）をバイパスし、上位レベルのキャッシュが直接メインメモリにアクセスするようにすること。
• 定期的なチェックポイントを適用して、プロセッサの状態を一定間隔で保存し、攻撃後の回復を可能にすること。
• 急激な攻撃が発生した場合は、最新のチェックポイントにロールバックし、LLCをバイパスした状態で実行を再開することで、システム整合性を維持すること。
• 攻撃発生の検出と適切な防御戦略の起動を可能にする、ハードウェアとソフトウェアの組み合わせメカニズムを導入すること。
• 攻撃持続時間および頻度を変化させた条件下で、SPLASHベンチマークスイート上で提案手法をシミュレートし、パフォーマンスとエネルギーのトレードオフを評価すること。

実験結果

リサーチクエスチョン

• RQ1 温度および磁場依存性を悪用する環境的攻撃に対して、STTRAM システムはどのようにデータ整合性を維持できるか？
• RQ2 実行の停止を伴わず、データセキュリティ攻撃中でも継続的なシステム運用を保証するメカニズムは何か？
• RQ3 さまざまな攻撃シナリオ下でのチェックポイントやキャッシュバイパスといった防御メカニズムのパフォーマンスオーバーヘッド（IPCおよびエネルギー）はどの程度か？
• RQ4 徐々に進行する攻撃モデルと急激な攻撃モデルの両方において、提案手法の有効性はどのように比較できるか？
• RQ5 定期的チェックポイントと動的キャッシュバイパスは、STTRAM ベースのシステムにおいて、セキュリティ、パフォーマンス、エネルギー効率のバランスをとる実用的な妥当なトレードオフを提供できるか？

主な発見

• 1回限りの攻撃が実行時間の50%持続する場合、システムの平均IPC低下は8%にとどまる。
• 攻撃が全実行時間にわたって継続する場合、チェックポイントとバイパス機構によるエネルギーオーバーヘッドは2%に測定された。
• 提案手法（キャッシュバイパスとチェックポイント）により、攻撃中におけるシステムの停止を伴わず、エラーのない計算が可能となった。
• 徐々に進行する攻撃では動的キャッシュバイパス、急激な攻撃ではチェックポイントベースの回復を組み合わせることで、システムのレジリエンスが確保された。
• SPLASHベンチマークスイートにおけるシミュレーション結果から、多様なワークロードおよび攻撃プロファイルにおいて、防御メカニズムの有効性が確認された。
• 実際の環境的脅威モデルを想定した条件下でも、システムの可用性とデータ整合性が維持され、STTRAM の実用的導入に向けた実用的ソリューションを提供した。