[論文レビュー] Characterisation of analogue Monolithic Active Pixel Sensor test structures implemented in a 65 nm CMOS imaging process

G. Aglieri Rinella, G. Alocco+93 more|arXiv (Cornell University)|Jan 1, 2024

Particle Detector Development and Performance被引用数 1

ひとこと要約

本稿では、65 nm CMOSイメージングプロセスでプロセスされたアナログモノリシックアクティブピクセルセンサ（MAPS）のテスト構造を特徴づけ、極度の放射線条件下でも高い放射線耐性と信号整合性を示すことを示している。ギャップ付き変更設計は、3 MGy TIDおよび1×10¹⁵ 1 MeV neq cm⁻² NIELまで99%を超える検出効率を達成し、⁵⁵FeからのMn-Kαに対して4%のエネルギー分解能を示し、将来的な高エネルギー物理学用検出器（ALICE ITS3および3バーテックストラッカー）への技術適合性を裏付けた。

ABSTRACT

Analogue test structures were fabricated using the Tower Partners Semiconductor Co. CMOS 65 nm ISC process. The purpose was to characterise and qualify this process and to optimise the sensor for the next generation of Monolithic Active Pixels Sensors for high-energy physics. The technology was explored in several variants which differed by: doping levels, pixel geometries and pixel pitches (10-25 $μ$m). These variants have been tested following exposure to varying levels of irradiation up to 3 MGy and $10^{16}$ 1 MeV n$_ ext{eq}$ cm$^{-2}$. Here the results from prototypes that feature direct analogue output of a 4$ imes$4 pixel matrix are reported, allowing the systematic and detailed study of charge collection properties. Measurements were taken both using $^{55}$Fe X-ray sources and in beam tests using minimum ionizing particles. The results not only demonstrate the feasibility of using this technology for particle detection but also serve as a reference for future applications and optimisations.

研究の動機と目的

• モノリシックアクティブピクセルセンサ（MAPS）の高エネルギー物理学（HEP）用途への適用を想定した65 nm CMOSイメージングプロセスの特徴づけと適合性評価。
• さまざまな全イオン化線量（TID）および非イオン化エネルギー損失（NIEL）レベル下でのMAPSテスト構造の放射線耐性の評価。
• 高レート・高放射線環境下での電荷収集効率、空間分解能、信号対雑音比の向上を目的としたピクセル設計の最適化。
• 特にALICE ITS3およびALICE 3バーテックストラッカーを想定し、今後のMAPS開発のための基準データセットの提供。

提案手法

• ピクセルピッチが10、15、20、25 µmである4×4ピクセルマトリクスを有する1.5 mm × 1.5 mmのAPTSチップを65 nm CMOS 65 nm ISCプロセスでプロセス。
• 電荷共有および収集効率の検討を目的として、標準、変更、ギャップ付き変更の3種類のピクセル設計バリエーションを実装。
• エネルギー分解能およびクラスターサイズの評価のため、⁵⁵Fe X線源測定を実施。最小イオン化粒子を用いたビームテストにより、空間分解能および検出効率を評価。
• デプレッション深さの制御のため、逆バイアスを適用し、電荷収集および信号対雑音比に与える影響を調査。
• HEP環境における長期的放射線露出を模擬するため、3 MGy TIDおよび10¹⁶ 1 MeV neq cm⁻² NIELまで照射。
• 個々のピクセルからの完全アナログ信号波形を収集し、電荷収集ダイナミクスおよびクラスターサイズの進化に関する詳細な解析を可能にした。

実験結果

リサーチクエスチョン

• RQ1 10–25 µmのピクセルピッチが、放射線下における65 nm CMOS MAPSの電荷収集効率および空間分解能に与える影響は？
• RQ2 標準、変更、ギャップ付き変更の異なるピクセル設計バリエーションが、電荷共有、クラスターサイズ、信号対雑音比に与える影響は？
• RQ3 逆バイアスが、放射線被曝後のMAPSにおける電荷収集および検出効率をどの程度向上させるか？
• RQ4 TIDおよびNIELの限界は、検出効率および信号整合性の観点で65 nm CMOS MAPSにどの程度まで耐えられるか？
• RQ5 4×4ピクセルマトリクスからの完全アナログ信号リードアウトは、高放射線環境下でも正確なクラスターサイズ再構成およびエネルギー分解能を達成できるか？

主な発見

• ギャップ付き変更設計は、最高の電荷収集効率と最小の電荷共有を達成し、全ピクセルピッチで平均クラスターサイズが小さくなり、信号対雑音比が向上した。
• ギャップ付き変更設計では、⁵⁵FeからのMn-Kαピークに対して4%のエネルギー分解能を達成し、高いエネルギー分解能能力を示した。
• 全ピクセルピッチで逆バイアス下および3 MGy TIDまで検出効率が99%以上を維持し、ALICE ITS3の要件を満たした。
• NIELに関しては、15 µmピッチでは1×10¹⁵ 1 MeV neq cm⁻²まで、10 µmピッチでは2×10¹⁵ 1 MeV neq cm⁻²まで検出効率が99%以上を維持し、ALICE ITS3の要件を上回った。
• NIELおよびTIDの被曝量が増加するにつれて、電荷収集効率が低下したため、平均クラスターサイズが減少し、高被曝レベルで空間分解能がわずかに低下した。
• 25 µmピッチ設計では、より大きなクラスターサイズのおかげで、完全アナログリードアウトによる空間分解能の向上が最も顕著に現れ、アナログ出力の利点が顕著に示された。