[論文レビュー] Charge-based computing with analogue reconfigurable gates

Alexander Serb, Ali Khiat+1 more|arXiv (Cornell University)|Sep 13, 2017

Advanced Memory and Neural Computing参考文献 20被引用数 3

ひとこと要約

本論文は、メモリスティブ素子を標準論理ゲートに統合することで、エネルギー効率がデジタルシステムに近いアナログ再構成可能計算を実現する、画期的な電荷ベースの計算パラダイムを提案する。メモリスティブ素子を用いてゲート動作を動的に再構成することで、著者らはハードウェア・データクラスタラーとファジィNANDゲートを実証し、電荷操作あたりのエネルギー損失を最小限に抑えた低消費電力で再構成可能な論理計算を実現した。

ABSTRACT

As the world enters the age of ubiquitous computing, the need for reconfigurable hardware operating close to the fundamental limits of energy consumption becomes increasingly pressing. Simultaneously, scaling-driven performance improvements within the framework of traditional analogue and digital design become progressively more restricted by fundamental physical constraints. Thus, a true paradigm shift in electronics design is required for fuelling the next big burst in technology. Here we lay the foundations of a new design paradigm that fuses analogue and digital thinking by combining digital electronics with memristive devices for achieving charge-based computation; information processing where every dissipated charge counts. This is realised by introducing memristive devices into standard logic gates, thus rendering them reconfigurable and able to perform analogue computation at a power cost close to digital. The power of this concept is then showcased by experimentally demonstrating a hardware data clusterer and a fuzzy NAND gate using this principle.

研究の動機と目的

• ユビキタスコンピューティングの時代における、エネルギー効率が高く再構成可能なハードウェアへの需要を満たすため。
• 伝統的なデジタルおよびアナログ電子回路の物理的限界を打ち破るため、デジタル論理とメモリスティブ素子を融合するため。
• すべての散逸する電荷が計算に意味的に寄与するようにすることで、エネルギー損失を最小限に抑えるため。
• デジタルシステムの信頼性とアナログ計算の柔軟性を組み合わせた、新しい設計パラダイムを開発するため。
• 実験的プロトタイプを通じて、電荷ベース計算の実用的実装を示すため。

提案手法

• 標準デジタル論理ゲートにメモリスティブ素子を統合し、アナログ計算が可能な再構成可能ゲートを構築する。
• メモリスティブ素子の抵抗状態を用いてゲート動作を動的に変更し、1つの物理的ゲートで複数の論理関数を実現可能にする。
• 情報が制御された電荷移動を通じて処理される電荷ベース計算の原則を採用し、エネルギー損失を最小限に抑える。
• 再構成可能ゲートを用いてハードウェア・データクラスタラーを設計・プロトタイピングし、適応的で低消費電力なパターン認識を実証する。
• メモリスティブ素子の状態を調整することでファジィNANDゲートを構築し、可変しきい値論理を模倣することで、段階的論理演算を実現する。

実験結果

リサーチクエスチョン

• RQ1 メモリスティブ素子を標準論理ゲートに効果的に統合することで、再構成可能で低消費電力の計算を実現できるか？
• RQ2 電荷ベース計算は、デジタルシステムと同等のエネルギー効率を達成しながらも、アナログの柔軟性を維持できるか？
• RQ3 クラスタリングのような実世界の計算タスクにおいて、再構成可能ゲートの実用的実装はどのようなものか？
• RQ4 メモリスティブ素子の状態を、ファジィ論理のような非2値論理関数を模倣するためにどの程度活用できるか？
• RQ5 提案されたパラダイムは、複雑でエネルギー制約のある計算応用にスケーラブルか？

主な発見

• 提案された再構成可能ゲートは、デジタルシステムに近い消費電力で、メモリスティブ素子のチューニングによりアナログ計算が可能である。
• 再構成可能ゲートアーキテクチャを用いてハードウェア・データクラスタラーが成功裏に実証され、入力パターンに適応する能力が示された。
• ファジィNANDゲートは実験的に実現され、可変しきい値を持つ段階的論理演算が可能であることが検証された。
• システムは、散逸するすべての電荷が計算に意味的に寄与するようにすることで、エネルギー効率を実現した。
• 論理ゲートにメモリスティブ素子を統合することで、追加の回路素子を必要とせずに動的再構成が可能となり、面積および消費電力のオーバーヘッドが削減された。