[論文レビュー] Chip-Chat: Challenges and Opportunities in Conversational Hardware Design

Jason Blocklove, Siddharth Garg+2 more|arXiv (Cornell University)|May 22, 2023

Ferroelectric and Negative Capacitance Devices被引用数 14

ひとこと要約

この論文は、会話型 LLM（ChatGPT-4）を HDL 作成とハードウェア設計の共同設計者として活用することを調査し、8ビットプロセッサのテープアウトの完全な HDL を生み出したケーススタディを提示し、利点と制限を論じる。

ABSTRACT

Modern hardware design starts with specifications provided in natural language. These are then translated by hardware engineers into appropriate Hardware Description Languages (HDLs) such as Verilog before synthesizing circuit elements. Automating this translation could reduce sources of human error from the engineering process. But, it is only recently that artificial intelligence (AI) has demonstrated capabilities for machine-based end-to-end design translations. Commercially-available instruction-tuned Large Language Models (LLMs) such as OpenAI's ChatGPT and Google's Bard claim to be able to produce code in a variety of programming languages; but studies examining them for hardware are still lacking. In this work, we thus explore the challenges faced and opportunities presented when leveraging these recent advances in LLMs for hardware design. Given that these `conversational' LLMs perform best when used interactively, we perform a case study where a hardware engineer co-architects a novel 8-bit accumulator-based microprocessor architecture with the LLM according to real-world hardware constraints. We then sent the processor to tapeout in a Skywater 130nm shuttle, meaning that this `Chip-Chat' resulted in what we believe to be the world's first wholly-AI-written HDL for tapeout.

研究の動機と目的

• ハードウェア設計の最初の段階で HDL 開発を支援するために 会話型 LLM の利用を促す。
• Tiny Tapeout のような実世界の制約下で、エンドツーエンドの HDL 設計における共同設計者として ChatGPT-4 の潜在能力を評価する。
• AI が作成した HDL が 8-bit アキュムレータ型マイクロプロセッサをテープアウトするケーススタディを実証する。
• 会話型 LLM をハードウェア CAD ワークフローに統合する際の実践的な推奨事項と制限を特定する。

提案手法

• 実際のハードウェア制約の下で ChatGPT-4 と共設計する 8-bit アキュムレータ型プロセッサについて観察研究を行う。
• LLM のコンテキスト窓を管理し、基本仕様を維持するために設計作業を対話スレッドに分割する。
• 人間の監督と的を絞ったプロンプトを用いて HDL および ISA 定義を反復的にデバッグ・修正する。
• ASIC Tiny Tapeout のために OpenLane を用いてプロセッサを合成し、FPGA でシミュレーションしてタイミングと電力推定を比較する。
• 完全な対話ログとアーティファクトを提供・分析して再現性と実用性を評価する。

実験結果

リサーチクエスチョン

• RQ1 厳格なハードウェア制約の下で、会話型 LLM は HDL ベースのプロセッサを効果的に共同設計できるか？
• RQ2 HDL 記述、検証、テープアウトのワークフローにおける対話型 AI アシストの実践的な利点と制限は何か？
• RQ3 AI が生成した HDL および ISA 定義の品質は、合成結果と合成後のタイミング/電力推定にどのように影響するか？
• RQ4 LLMs をハードウェア設計に用いる際、信頼性と正確性を向上させる戦略（例：スレッドベースのプロンプト、再起動）とは何か？

主な発見

• ChatGPT-4 は比較的高品質な Verilog コードを生成し、迅速な設計スペース探索を支援した。
• 仕様や実装のエラーを修正し、テストベンチと検証コードを生成するために人間の介入が必要だった。
• プロセッサは最終的に Tiny Tapeout を用いた OpenLane で合成・テープアウトされ、125 kHz のASICクロック制約と特定の電力推定値をもたらした。
• このケーススタディは、LLMs のハードウェア工学における唯一の設計者というより、設計補助としての潜在能力を示している。
• CWEAT によるセキュリティ分析は、生成された Verilog にハードウェア CWEs がないことを示した一方、LLM を用いた検証ツールの制限を認めている。