[論文レビュー] Chip-integrated voltage sources for control of trapped ions

J. Stuart, R. Panock+6 more|DSpace@MIT (Massachusetts Institute of Technology)|Oct 16, 2018

Analytical Chemistry and Sensors被引用数 10

ひとこと要約

本論文は、表面電極イオントラップの基板内に直接埋め込まれた、最初のチップ統合型高電圧CMOSベースのデジタル・アナログコンバータ（DAC）システムを提案する。このシステムにより、捕獲されたイオンの制御電圧をチップ上で生成可能となり、スケーラブルなイオントラップ量子プロセッサの実現に向けた可能性を示した。システムは16個のDACを制御するためのシリアルSPIバスを採用し、外部ソースと同等のノイズ性能と速度性能を達成。統合された静電的遮断スイッチにより50 dBのノイズ低減を実現。

ABSTRACT

Trapped-ion quantum information processors offer many advantages for achieving high-fidelity operations on a large number of qubits, but current experiments require bulky external equipment for classical and quantum control of many ions. We demonstrate the cryogenic operation of an ion-trap that incorporates monolithically-integrated high-voltage CMOS electronics ($\pm 8\mathrm{V}$ full swing) to generate surface-electrode control potentials without the need for external, analog voltage sources. A serial bus programs an array of 16 digital-to-analog converters (DACs) within a single chip that apply voltages to segmented electrodes on the chip to control ion motion. Additionally, we present the incorporation of an integrated circuit that uses an analog switch to reduce voltage noise on trap electrodes due to the integrated amplifiers by over $50\mathrm{dB}$. We verify the function of our integrated electronics by performing diagnostics with trapped ions and find noise and speed performance similar to those we observe using external control elements.

研究の動機と目的

• イオントラップ量子プロセッサのスケーラビリティ課題を、制御エレクトロニクスをイオントラップ基板に直接統合することで解決すること。
• イオントラップシステムにおける大型外部電圧源および接続部の依存度を低減すること。
• 低温環境下で面積、消費電力、ノイズを最小限に抑えつつ、外部ソースと同等の性能を達成すること。
• 商業的CMOSプロセスを用いて高電圧・低ノイズ制御エレクトロニクスを量子システムに適用可能かどうかを評価すること。
• モノリシック統合による制御回路の統合を実現し、将来の大規模なイオントラップアーキテクチャを可能にすること。

提案手法

• 平面上のイオントラップの表面電極下の半導体基板に、16個の高電圧CMOS DAC（±8 Vフルスイング）をモノリシックに統合。
• 1つのチップから16個のすべてのDACを制御するためのシリアルSPIバスを採用し、接続数と基板面積を削減。
• 3.3 kΩのオン抵抗を有する静電的遮断スイッチ（EIS）を統合し、トラップ電極上の電圧ノイズを50 dB以上低減。
• 192ビットの入力文字列（12ビット/チャネル × 16チャネル）を設計し、電圧更新を可能に。帯域幅はRC時間定数によって制限される。
• 高データレートでの信号反射を低減するため、インピーダンス制御ラインと終端を採用。
• 下層金属層に10 pFのシャントコンデンサを統合し、RF漏れを抑制。DC電極へのRF電圧カップリングを1%未満に維持。

実験結果

リサーチクエスチョン

• RQ1 高電圧CMOS DACを表面電極イオントラップの基板に効果的に統合し、イオンの運動をチップ上で制御可能か？
• RQ2 低温環境下において、チップ統合型電圧源のノイズ性能は外部ソースと比較してどの程度か？
• RQ3 静電的遮断スイッチの統合により、トラップ電極上の電圧ノイズはどのように低減されるか？
• RQ4 電圧源の最大更新レートは何か？ その制限要因は何か？
• RQ5 RFとDC電極間の十分な遮断を統合制御システムが維持できるか？ これによりイオンのポテンシャルウェルの深さが保たれるか？

主な発見

• チップ統合DACシステムは実際の動作で最大250 kHzの電圧更新レートを達成。これはSPIバス内の信号反射が制限要因であった。
• 静電的遮断スイッチにより、トラップ電極上の電圧ノイズが50 dB以上低減され、外部ソースと同等のレベルにまで低下した。
• ノイズ性能は外部制御素子と同等であると測定された。50 Kでの異常な電場ノイズが支配的になると予想される。
• EISを閉じた状態で1–5 MHzの帯域幅を達成。EISを開放した状態では160 dBを超える遮断性能を示した。
• 統合された10 pFシャントコンデンサはRF漏れを効果的に抑制し、DC電極へのRF電圧カップリングを1%未満に維持した。
• DAC回路は全デバイス面積の15%にのみ占め、スケーラブルなトラップアレイに適したコンactな統合を実現した。