[論文レビュー] CoMET: Composite-Input Magnetoelectric-Based Logic Technology

Meghna G. Mankalale, Zhaoxin Liang+4 more|arXiv (Cornell University)|Nov 29, 2016

Multiferroics and related materials参考文献 29被引用数 2

ひとこと要約

本稿では、複合フェロエレクトリック・フェロ磁性体構造を用いることで、低電圧、高速、高エネルギー効率な論理演算を実現するスピントロニクス論理素子CoMETを提案する。フェロエレクトリック容量に電圧を印加することで、垂直磁気異方性（PMA）を有するフェロ磁性体接続部において、磁気電気効果を介してドメイン壁が生成され、スピンホール電流を用いて急速に伝搬され、逆磁気電気効果により出力電圧が発生する。最適化された7nmのCoMET素子では、インバータに対して99 psの遅延と68 aJのエネルギーを達成し、MAJ3ゲートでは135 ps/85 aJを達成する。

ABSTRACT

This work proposes CoMET, a fast and energy-efficient spintronics device for logic applications. An input voltage is applied to a ferroelectric (FE) material, in contact with a composite structure - a ferromagnet (FM) with in-plane magnetic anisotropy (IMA) placed on top of an intra-gate FM interconnect with perpendicular magnetic anisotropy (PMA). Through the magnetoelectric (ME) effect, the input voltage nucleates a domain wall (DW) at the input end of the PMA-FM interconnect. An applied current then rapidly propagates the DW towards the output FE structure, where the inverse-ME effect generates an output voltage. This voltage is propagated to the input of the next CoMET device using a novel circuit structure that enables efficient device cascading. The material parameters for CoMET are optimized by systematically exploring the impact of parameter choices on device performance. Simulations on a 7nm CoMET device show fast, low-energy operation, with a delay/energy of 98ps/68aJ for INV and 135ps/85aJ for MAJ3.

研究の動機と目的

• 本稿の主な目的は、速度およびエネルギー効率においてCMOSを凌駆するか同等のスピントロニクス論理技術を開発することである。
• 本稿は、競争力のあるスピントロニクス論理を実現するために、100 ps未満の遅延と100 aJ未満のエネルギー/操作を達成する挑戦に応えることを目的としている。
• 新規なデュアルレールインバータ回路構造を用いて、効率的なデバイスカスケーディングを可能にすることを目的としている。
• 材料パラメータがデバイス性能に与える影響を調査し、低遅延および低エネルギーに最適な構成を特定することを目的としている。
• 磁気電気効果およびドメイン壁の運動に基づく実用的でスケーラブルな論理技術の実証を目的としている。

提案手法

• デバイスは、平面内異方性（IMA）フェロ磁性体（FM）と垂直磁気異方性（PMA）FMインターコネクトを複合的に結合した構造を用いる。
• フェロエレクトリック（FE）容量に印加された入力電圧が、磁気電気（ME）効果を介してスピン軌道カップリングを介してPMA-FMにドメイン壁（DW）を生成する。
• 高抵抗率のスピンホール材料（SHM）の下部に電荷電流を注入することで、スピンホールトルクおよびジアローシンスキー＝モリスキー相互作用（DMI）を介して、DWが出力端に向かって急速に駆動される。
• 出力側では、逆ME効果により2番目のFE容量に測定可能な電圧が発生し、新規なデュアルレールインバータ回路を用いて効率的なカスケーディングが可能になる。
• 飽和磁化（MS）、一軸異方性（KU）、DMI定数（A）、減衰（α）、および電流密度（Jc）といった主要パラメータを変化させることで、設計空間を体系的に探索する。
• インバータ（INV）およびメジャリティゲート（MAJ3）構成の遅延（TCoMET）およびエネルギー（ECoMET）を評価するために、ミクロ磁気モデルと回路レベル解析を用いたシミュレーションが実施された。

実験結果

リサーチクエスチョン

• RQ1 複合IMA-FM/PMA-FM構造は、強力な交換結合によるPMA-FMの磁化の事前傾きのおかげで、150 mV未満の低電圧で高速かつ低エネルギーなドメイン壁生成を可能にするか？
• RQ2 PMA-FMチャネルにおける電流駆動ドメイン壁伝搬は、他のドメイン壁伝搬メカニズムと比較して、速度および耐障害性において優れているか？
• RQ3 CoMETベースの論理ゲートの遅延およびエネルギーを最小限に抑えるために、最適な材料パラメータの組み合わせ（MS, KU, A, α, Jc）は何か？
• RQ4 新規なデュアルレールインバータ回路は、信号再生を繰り返さずに、効率的かつ低エネルギーなCoMETデバイスのカスケーディングを可能にするか？
• RQ5 7nm技術ノードにおけるCoMETの達成可能な遅延およびエネルギー性能指標は何か？

主な発見

• 複合IMA-FM/PMA-FM構造により、強い交換結合のおかげでPMA-FMの磁化が事前に傾いているため、わずか110 mVの入力電圧でドメイン壁の生成が可能である。
• 7nmのCoMETデバイスでは、最適化されたインバータが98.6 psの遅延と68.4 aJのエネルギー消費を達成した。
• 7nmノードにおけるMAJ3ゲートは、134.8 psの遅延と85.2 aJのエネルギーを達成し、エネルギー効率においてCMOSベースのMAJ3（361.6 aJ vs. 85.2 aJ）を上回った。
• デュアルレールインバータ回路により、信号劣化が最小限に抑えられ、繰り返し増幅の必要がなくなる、効率的なカスケーディングが可能になった。
• 設計空間の探索から、電流密度（Jc）を増加させると遅延は当初著しく短縮されるが、10^12 A/m²を超えると利得が減少し、速度とエネルギーのトレードオフが顕著であることが示された。
• MS,PMA-FM = 0.3×10⁶ A/m、KU,PMA-FM = 0.5×10⁶ J/m³、A = 10 pJ/m が、低遅延・低エネルギー動作に最適であると特定された。