[論文レビュー] Commissioning of the highly granular SiW-ECAL technological prototype

S. Bilokin, J. Bonis+41 more|arXiv (Cornell University)|Oct 11, 2018

Particle Detector Development and Performance被引用数 6

ひとこと要約

本論文は、国際線形衝突型加速器（ILC）向けに設計された、高分割能を有するシリコンタングステン電磁プリザーバ（SiW-ECAL）技術的プロトタイプの起動およびビームテストにおける性能を提示する。プロトタイプは、0.5 MIPまで安定した信号記録を達成し、高磁場下でも性能劣化を示さず、将来の素粒子物理学応用に向けたコンactな電力パulses型前段増幅回路と高度なトリガーフィルタリングの統合に成功した。

ABSTRACT

In this article we describe the commissioning and a first analysis of the the beam test performance of a small prototype of a highly granular silicon tungsten calorimeter. The prototype features detector elements with a channel number similar to that envisaged for e.g. the ILD Detector of the International Linear Collider (ILC). The analysis demonstrates the capability of the detector to record signals as low as 0.5 MIP. Further, no loss of performance has been observed when operating the detector in a high magnetic field.

研究の動機と目的

• 国際線形衝突型加速器（ILC）検出器に適した、コンactで低消費電力な高分割能SiW-ECALプロトタイプの開発とテスト。
• ビーム条件下における検出器構造内に埋め込まれた電力パulses型前段増幅回路の性能の妥当性の検証。
• 高レートビーム環境下における誤トリガー事象（例：空のトリガー、再トリガー、平面事象）の特定と是正。
• 0.5 MIPまでの信号分解能と高磁場下での頑健な動作の実証。これは、ILCの物理学的目標にとって不可欠である。

提案手法

• 320 µm厚のシリコンセンサーを1チャンネル256個（5×5 mm²）に分割し、タングステン吸収体を有する30層構造のSiW-ECALプロトタイプを用いた。
• チップ・オン・ボード（COB）パッケージングを用いて、電力パulses型前段増幅回路（FEV11_COB）を統合し、厚さ1.2 mmにまで縮小し、コンact性を向上させた。
• SKIROC2a ASICを用い、最適化されたOR64信号タイミングにより、空のトリガー率を約17%から2–3%に低減した。
• データ取得タグ付けと後処理を用いて、偽トリガー（再トリガー、平面事象）のリアルタイムモニタリングおよびフィルタリングを実装した。
• 2–3 kHzの繰り返しレートで3 GeVの陽電子ビームを用い、DESYでビームテストを実施し、低エネルギー応答性とノイズ性能を評価した。
• 信号対ノイズ比とヒット検出効率を分析し、特に端縁チャンネルのクロストークと電源供給に起因するアーチファクトに注目した。

実験結果

リサーチクエスチョン

• RQ1 SiW-ECAL技術的プロトタイプは、ビーム条件下で0.5 MIPのしきい値において安定した信号記録を達成できるか？
• RQ2 高磁場下で動作させた場合、プロトタイプの性能は劣化するか、あるいは耐性を示すか？
• RQ3 電力パulses方式とCOB埋め込み型前段増幅回路は、消費電力の低減と信号整合性の維持にどの程度効果を示すか？
• RQ4 誤ったトリガー事象（例：再トリガー、平面事象）はデータ品質にどの程度影響を及ぼし、効果的にフィルタリング可能か？
• RQ5 電源供給の不安定性とルーティング上の問題は、遠く離れたASICにおける偽トリガー事象の発生とどの程度相関するか？

主な発見

• プロトタイプは0.5 MIPまでの信号を正常に記録し、最小イオン化粒子に対する高い感度を示した。
• 高磁場下での動作においても性能劣化は観察されず、ILCの環境条件と整合性があることが確認された。
• SKIROC2a ASICにおけるOR64信号タイミングの最適化により、空のトリガー率が約17%から2–3%に低減した。
• ビームスポットから離れたASICや、ルーティング上の問題が疑われる近接チャンネルでは、再トリガーおよび平面事象の発生率が高くなり、場合によっては最大40%に達した。
• ASICメモリが満杯である信号と、他の領域での再トリガー発生との間に約1.6 µsの相関が観察され、電源供給のベースライン歪みが原因である可能性が示唆された。
• ガードリングを不要とするシリコンウェーハとステルスダイシングを用いることで、端縁クロストークと不要信号率が無視できる程度に低下した。