[論文レビュー] Comparing ternary and binary adders and multipliers

Daniel Etiemble|arXiv (Cornell University)|Aug 20, 2019

Interconnection Networks and Systems参考文献 3被引用数 4

ひとこと要約

この論文は、CNTFET技術を用いた三値および二値の加算器と乗算器のハードウェア複雑度を比較し、1ビットおよび1三値桁のフルアダーおよび乗算器を評価している。三値回路は情報密度が高いため、入出力接続数が少ない（M ≈ N/1.585）ものの、特にキャリーゲネレーションおよび乗算において、三値基本ブロックのトランジスタ数が著しく増加するため、面積、遅延、消費電力が大きくなり、三値算術回路は二値回路に比べて効率が悪いことが示された。

ABSTRACT

While many papers have proposed implementations of ternary adders and ternary multipliers, no comparisons have generally been done with the corresponding binary ones. We compare the implementations of binary and ternary adders and multipliers with the same computing capability according to the basic blocks that are 1-bit and 1-trit adders and 1-bit and 1-trit multipliers. Then we compare the complexity of these basic blocks by using the same CNTFET technology to evaluate the overall complexity of N-bit adders and M-trit adders on one side, and NxN bit multipliers and MxM trits multipliers with M = N/IR (IR = log(3)/log(2) is the information ratio). While ternary adders and multipliers have less input and output connections and use less basic building blocks, the complexity of the ternary building blocks is too high and the ternary adders and multipliers cannot compete with the binary ones.

研究の動機と目的

• 三値算術回路が、1本の配線あたりの情報密度が高いため、ハードウェア複雑度において二値回路を上回る可能性があるかどうかを評価すること。
• 同等の計算能力を有する場合に必要な基本的ブロック（1ビット/1三値桁フルアダーおよび乗算器）の数を比較すること。
• CNTFET技術を用いた1三値桁および1ビットのフルアダーおよび乗算器のトランジスタレベルの複雑度を分析すること。
• NビットおよびM三値桁のアダーおよび乗算器の全体的な複雑度を分析し、M = N / log₂(3) ≈ N / 1.585 とすること。
• 三値回路の接続数の削減が、基本ブロックの複雑度の増加を相殺できるかどうかを検討すること。

提案手法

• 情報比 IR = log₃(2) ≈ 1.585 を用いて、同等の計算能力を定義し、M 三値桁 ≈ N ビットとする。
• アダーおよび乗算器の基本的ブロックとして、1ビットおよび1三値桁のフルアダーおよび乗算器を比較した。
• CNTFETを用いたトランジスタレベルの設計により、1ビットおよび1三値桁の部品のトランジスタ数（T）を計算した。
• 3種類のアダー構造（キャリープロパゲーションアダー（CPA）、キャリーローカルクアダー（CLA）、キャリースキップアダー（CSA））を比較し、トランジスタ数を分析した。
• ウォレスツリー還元を用いて乗算器の複雑度を評価し、8ビットの二値乗算器と5三値桁の三値乗算器を比較した。
• 二値および三値設計におけるフルアダー、ハーフアダー、乗算器、キャリーカルキュレーションブロックのトータルトランジスタ数を計算した。

実験結果

リサーチクエスチョン

• RQ1 M ≈ N/1.585 三値桁の三値アダーは、Nビットの二値アダーに比べて低いハードウェア複雑度を達成できるか？
• RQ2 CNTFET技術において、1三値桁フルアダーのトランジスタ数は1ビットフルアダーに比べてどの程度多いか？
• RQ3 三値アダーおよび乗算器の接続数の削減が、基本ブロックの複雑度の増加を相殺できるか？
• RQ4 三値設計と二値設計において、CLAおよびCSA構造におけるキャリーカルキュレーションの相対的なトランジスタコストはどの程度か？
• RQ5 三値乗算器は部分積が少ないが、乗算器および還元ツリーの複雑度を考慮すると、二値乗算器に比べて全体の複雑度が低くなるか？

主な発見

• 1三値桁フルアダーは100トランジスタを要するが、1ビットフルアダーは18トランジスタであるため、著しく複雑度が高い。
• 1三値桁乗算器は38トランジスタを要するが、1ビット乗算器は6トランジスタであるため、複雑度が6.3倍に増加する。
• 5三値桁CLAにおけるキャリーカルキュレーションは310トランジスタを要するが、8ビット二値CLAは288トランジスタであるため、ステージ数が少ないにもかかわらずトランジスタ数が多い。
• 5三値桁ウォレスツリーでは34個の三値フルアダーと14個の三値ハーフアダーを用いるが、8ビット二値ツリーでは35個の二値フルアダーと18個のハーフアダーを用いるが、三値部品の高い複雑度が支配的である。
• 25個の1三値桁乗算器を用いた三値乗算器は950トランジスタを要するが、64個のANDゲートを用いた二値乗算器は384トランジスタであるため、三値乗算器のトランジスタ数は2.47倍に増加する。
• 基本ブロックおよびキャリーカルキュレーションにおける高いトランジスタ数のため、三値アダーおよび乗算器は、同等の情報スループットを持つ二値回路に比べ、内部接続数が多く、面積が大きく、遅延が高く、消費電力も大きい。