[論文レビュー] Comparison of multiple-gate MOSFET architectures using Monte Carlo simulation

Jérôme Saint-Martin, Arnaud Bournel+1 more|arXiv (Cornell University)|May 6, 2005

Advancements in Semiconductor Devices and Circuit Design被引用数 5

ひとこと要約

この論文は25 nmゲート長におけるモンテカルロシミュレーションを用いて、複数ゲートMOSFET構造を比較し、平面的二ゲートMOSFETが、高電流駆動力（単位幅当たり）、低サブスレッショルドリーク、および攻撃的な遅延時間において、非平面的三ゲートおよび四ゲート構造を上回ることを示している。また、短チャネル効果の制御にあたって、ボディおよび酸化膜厚さの制約が比較的緩いことも明らかにした。

ABSTRACT

Multiple-gate SOI MOSFETs with gate length equal to 25 nm are compared using device Monte Carlo simulation. In such architectures, the short channel effects may be controlled with much less stringent body and oxide thickness requirements than in single-gate MOSFET. Our results highlight that planar double-gate MOSFET is a good candidate to obtain both high current drive per unit-width and weak subthreshold leakage with large integration density and aggressive delay time, compared to non planar devices such as triple-gate or quadruple-gate structures.

研究の動機と目的

• ナノスケールCMOS技術における、さまざまな複数ゲートMOSFETアーキテクチャの性能トレードオフを評価すること。
• 優れた電界制御を備えた超微細トランジスタにおける短チャネル効果の課題を解決すること。
• 高駆動電流、低リーク、統合密度のバランスが最良である複数ゲートアーキテクチャを特定すること。
• ボディおよび酸化膜厚さがデバイス性能およびスケーラビリティに与える影響を評価すること。
• 物理ベースのシミュレーションを用いて、将来のナノスケールMOSFET設計の比較ベンチマークを提供すること。

提案手法

• 複数ゲートSOI MOSFETにおけるキャリア輸送および統計的ばらつきをモデル化するために、デバイスレベルのモンテカルロシミュレーションを採用した。
• 固定された25 nmゲート長を用いて、平面的二ゲート、三ゲート、四ゲート構造をシミュレートした。
• ボールスティックおよび準ボールスティック輸送を捉えるために、モンテカルロ法を通じて非平衡グリーン関数（NEGF）アプローチを暗黙的に使用した。
• オン電流、オフ電流、サブスレッショルドスイング、遅延時間といった、重要な性能指標を評価した。
• 短チャネル効果の抑制に与える影響を分析するために、ボディおよび酸化膜厚さを変化させた。
• 同一のシミュレーション条件の下でアーキテクチャ間を比較することで、公正な性能評価を実現した。

実験結果

リサーチクエスチョン

• RQ1 25 nmゲート長における、さまざまな複数ゲートMOSFETアーキテクチャの電流駆動力およびサブスレッショルドリークは、どのように比較されるか？
• RQ2 各アーキテクチャにおいて、短チャネル効果の制御に必要なボディおよび酸化膜厚さは何か？
• RQ3 平面的二ゲート構造は、非平面的三ゲートおよび四ゲート構成よりも優れた性能を達成するか？
• RQ4 統合密度および遅延時間の観点から、平面的構造が非平面的複数ゲート設計をどれほど上回るか？
• RQ5 平面的二ゲートMOSFETは、他の複数ゲートアーキテクチャと比較して、より緩いプロセス制約のもとで高い性能を達成できるか？

主な発見

• 平面的二ゲートMOSFETは、研究されたすべてのアーキテクチャの中で、単位幅当たりの最高の電流駆動力を達成した。
• 平面的二ゲート構造は、三ゲートおよび四ゲート構成と比較して、顕著に低いサブスレッショルドリークを示した。
• 平面的二ゲートデバイスでは、単一ゲートMOSFETと比較して、ボディおよび酸化膜厚さの制約が比較的緩くても、短チャネル効果が効果的に制御された。
• 平面的二ゲートアーキテクチャは、優れた電界制御と高い駆動電流のおかげで、攻撃的な遅延時間性能を実現した。
• 非平面的三ゲートおよび四ゲート構造は、良好な電界制御を備えているが、電流駆動力およびリーク性能において平面的二ゲートに及ばない。
• 平面的二ゲート設計は、25 nmゲート長において、高性能、低リーク、高統合密度のバランスが取れた優れたトレードオフを提供する。