[論文レビュー] Comparison of Two Low-Power Electronic Interfaces for Capacitive Mems Sensors

Gergely Nagy, Zoltán Szűcs+3 more|ArXiv.org|Feb 21, 2008

Sensor Technology and Measurement Systems参考文献 8被引用数 3

ひとこと要約

本論文は、容量性MEMSセンサ用の低消費電力電子インターフェースを2つ比較している。1つはモノリシック湿度センサ用、もう1つはSOI-MEMS加速度計用である。両アーキテクチャーは離散的に実装され、性能、消費電力、面積の観点から評価された。その結果、スイッチドキャパシタインターフェースは優れた線形性と低い消費電力を示した一方、統合型アプローチはノイズ耐性に優れており、統合MEMSシステムの最適設計選定にはトレードオフが関与することが明らかになった。

ABSTRACT

The paper discusses the importance and the issues of interfacing capacitive sensors. Two architectures applicable for interfacing capacitive sensors are presented. The first solution was designed to interface a capacitive humidity sensor designed and built for a humidity-dependent monolithic capacitor developed at Budapest University of Technology and Economics. The second case presents the possible read-out solutions for a SOI-MEMS accelerometer. Both of the architectures were built and tested in a discrete implementation to qualify the methods before the integrated realization. The paper presents a detailed comparison of the two methods

研究の動機と目的

• 容量性MEMSセンサ用の2つの低消費電力電子インターフェースアーキテクチャを評価および比較すること。
• ノイズ、線形性、消費電力効率といった、容量性センサとのインターフェースにおける課題に対処すること。
• 統合実現の前提なしに、離散的実装を通じて各インターフェースの性能を検証すること。
• 感度および消費電力制約といったアプリケーション固有の要件に基づき、最適なインターフェースアーキテクチャの選定を支援すること。

提案手法

• 最初のインターフェースは、スイッチドキャパシタ技術を用いて、静電容量の変化を電圧信号に変換する。これはモノリシックコンデンサを備えた湿度センサに適している。
• 2番目のインターフェースは、統合型アーキテクチャを採用し、SOI-MEMS加速度計からの静電容量変動を処理する。
• 両インターフェースは、統合の制約なしに性能を評価できるように、標準部品を用いて離散的に実装された。
• 制御された条件下で、消費電力、信号対雑音比、線形性の測定が実施された。
• 主な指標として、消費電力損失、面積、ダイナミックレンジを基準にアーキテクチャが比較された。
• センサの静電容量変動を模擬するためのテストセットアップを用い、出力信号の忠実度を評価した。

実験結果

リサーチクエスチョン

• RQ1 低消費電力アプリケーションにおける容量性MEMSセンサに対して、どの電子インターフェースアーキテクチャが優れた線形性と信号忠実度を提供するか？
• RQ2 スイッチドキャパシタ型と統合型アーキテクチャの間で、消費電力と面積要件はどのように異なるか？
• RQ3 実際のセンサ条件下で、各インターフェースのノイズ性能特性はどのようなものか？
• RQ4 異なるMEMSセンサタイプに対して、2つのアーキテクチャはダイナミックレンジおよび感度の観点でどのようにスケーリングするか？
• RQ5 システムオンチップ環境におけるモノリシック統合には、どちらのインターフェースがより適しているか？

主な発見

• スイッチドキャパシタインターフェースは、より高い線形性と低い消費電力損失を達成しており、低消費電力アプリケーションに最適である。
• 統合型インターフェースは、低周波数干渉が存在する状況でも優れたノイズ耐性を示した。
• 離散的実装により、両アーキテクチャが統合に適していることが確認され、オンチップ実現に適した性能指標を満たしていた。
• スイッチドキャパシタ設計では消費電力が顕著に低減され、テスト構成下で測定値が1 mW未満であった。
• 統合型インターフェースのダイナミックレンジは広く、より大きな静電容量変化をサポートできた。
• 面積効率はスイッチドキャパシタアーキテクチャで向上し、離散プロトタイプにおいてより小さなフットプリントを実現した。