[論文レビュー] Demonstrating a long-coherence dual-rail erasure qubit using tunable transmons

Harry Levine, Arbel Haim+111 more|arXiv (Cornell University)|Jul 17, 2023

Quantum Information and Cryptography参考文献 56被引用数 8

ひとこと要約

この論文は、2つの共鳴結合トランスモンから構成される超伝導デュアルレール量子ビットを示し、T1エラーを検出可能な消去として変換する。デュアルレール部分空間内でミリ秒スケールのコヒアランスを達成し、高い消去検出忠実度を実現する。

ABSTRACT

Quantum error correction with erasure qubits promises significant advantages over standard error correction due to favorable thresholds for erasure errors. To realize this advantage in practice requires a qubit for which nearly all errors are such erasure errors, and the ability to check for erasure errors without dephasing the qubit. We demonstrate that a "dual-rail qubit" consisting of a pair of resonantly coupled transmons can form a highly coherent erasure qubit, where transmon $T_1$ errors are converted into erasure errors and residual dephasing is strongly suppressed, leading to millisecond-scale coherence within the qubit subspace. We show that single-qubit gates are limited primarily by erasure errors, with erasure probability $p_ ext{erasure} = 2.19(2) imes 10^{-3}$ per gate while the residual errors are $\sim 40$ times lower. We further demonstrate mid-circuit detection of erasure errors while introducing $< 0.1\%$ dephasing error per check. Finally, we show that the suppression of transmon noise allows this dual-rail qubit to preserve high coherence over a broad tunable operating range, offering an improved capacity to avoid frequency collisions. This work establishes transmon-based dual-rail qubits as an attractive building block for hardware-efficient quantum error correction.

研究の動機と目的

• エラー訂正閾値を緩和する道としての消去量子ビットの動機付け。
• デュアルレール量子ビットがトランスモンのT1崩壊を検出可能な消去誤差へ変換することを示す。
• 消去誤差が残留サブスペース誤差を支配する間、デュアルレール部分空間内でミリ秒スケールのコヒアランスを実証。
• 低デフェースでのミッドサーキット消去検出を実証。
• スイートスポットから遠い広い調整範囲にわたるデュアルレール動作のロバスト性を示す。

提案手法

• 二つの共鳴結合トランスモンを用いて、デュアルレール量子ビットを対称状態と反対称状態 |0L> と |1L> に符号化。これらは |01> および |10> から派生。
• 結合強度 g でQ1とQ2を共鳴結合させ、エネルギーギャップ ED_R ≈ sqrt((2g)^2 + δ^2) を生む。
• 周波数 2g/2π = 180 MHz で Q2 のフラックス変調により単一量子ゲートを実行。
• トランスモンを逐次的に分離して |0L>,|1L> を |01>,|10> に写像し、結合読み出しを行うことで初期化と読出しを実施。
• デュアルレールが |00> にいる場合と論理サブスペースにいる場合で散乱の偏位が異なる分散シフトを持つ補助量子ビット Q3 を用いて、ミッドサーキット消去チェックを実装。
• 最終読出しとミッドサーキット消去チェックを用いて leakage に対するコヒーレンス測定を事前選択し、サブスペース動作を分離。

実験結果

リサーチクエスチョン

• RQ1 デュアルレール量子ビットはトランスモンのT1エラーを大きな消去バイアスで検出可能な消去エラーへ変換できるか。
• RQ2 消去エラーがサブスペースの残留誤差より優勢なとき、デュアルレール部分空間のコヒアランス特性はどうなるか。
• RQ3 ミッドサーキット消去検出は低デフェースと高忠実度で実行可能か。
• RQ4 デュアルレール量子ビットはスイートスポットから離れた広い動作点のロバスト性を持つか。
• RQ5 エラスチャー検査を伴うランダム化ベンチマークにおけるゲート忠実度と消去/誤差率はどうなるか。

主な発見

• ゲートあたりの消去誤差確率は p_erasure = 2.19(2) × 10^-3 for X90 gates.
• 残留（非消去）誤差率は 5.06(6) × 10^-5、消去ノイズバイアスは 43(1).
• 中間回路の消去チェックは、消去を検出しつつ各チェックあたりのデフェース誤差を <0.1% に抑える。
• デュアルレールの T1 は 906(15) μs に外挿され、デュアルレールサブスペース内の T2(CPM G) は N（CPMG）に応じて 0.543–1.25 ms の範囲に達する。
• Erasure lifetime Teras ≈ 30 μs、アイドリング誤差に対する消去ノイズバイアス T2/Teras ≳ 20 を実現。
• デュアルレールのコヒーレンスは、TLS 誘起のディップ 4.96 GHz を除き、動作点の 350 MHz 範囲で数百 μs を維持。